1 / 70

集成电路工艺技术讲座 第十讲

集成电路工艺技术讲座 第十讲. CMOS 集成电路 工艺技术. 内容. （一） CMOS 工艺概述 （二） 2um P 阱硅栅 CMOS IC 工艺流程 （三）先进 CMOS IC 工艺 （四） BiCMOS （五）功率 MOSFET （六） BCD. （一） CMOS 工艺概述. MOSFET 的开启电压 CMOS 倒相器 CMOS 结构中的阱 LOCOS 技术. MOSFET 基本方程. V G. V D. n+. n+. Qn. P. Qn(y)=-[Vg-V(y)-2 ]C o +2qNa[2 +V(y)]

kendra
Download Presentation

集成电路工艺技术讲座 第十讲

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 集成电路工艺技术讲座第十讲 CMOS集成电路 工艺技术

  2. 内容 （一）CMOS工艺概述 （二）2um P阱硅栅CMOS IC工艺流程 （三）先进CMOS IC工艺 （四）BiCMOS （五）功率MOSFET （六）BCD

  3. （一）CMOS工艺概述 • MOSFET的开启电压 • CMOS倒相器 • CMOS结构中的阱 • LOCOS技术

  4. MOSFET基本方程 VG VD n+ n+ Qn P Qn(y)=-[Vg-V(y)-2]Co+2qNa[2 +V(y)] dV=IDdR=IDdy/Z Qn(y) ID=Z/L Co{(VG- 2-VD/2) VD - 2/3  2qNa/Co[(VD+2B)2/3-(2B) 2/3]}

  5. 线性区和饱和区 • VD很小时 VD<< (VG- Vt） • ID＝ （Z/L） Co{(VG- Vt） VD • 其中 • Vt=  2qNa（2 B）/Co ＋ 2 B • VD增加到夹断点时 • IDsat＝ （Z/2L） Co{(VG- Vt）2

  6. MOSFET种类 Id • N沟道增强型1 • N沟道耗尽型2 • P沟道增强型3 • P沟道耗尽型4 2 1 + － Vg 0 3 4

  7. 阈值电压控制 • Vt＝VFB＋ 2 B＋  2qNa（2 B＋VBS）/Co • 衬底或沟道区掺杂 • 栅极材料 • 氧化层电荷（钠离子沾污） • 氧化层厚度 • 衬底偏压

  8. 阈值电压控制 Dox=50A

  9. 场区寄生MOSFET的开启电压 Poly Si FOX n+ n well

  10. CMOS倒相器基本结构

  11. CMOS结构中的阱 • 阱的掺杂浓度比衬底高几个数量级，所以衬底浓度不确定性不影响阱浓度。 • 三类阱：P阱，N阱，双阱 • 阱浓度决定源漏穿通 • 阱深度Xjw Xjs+W1+W2 Xjs Xjw W1 W2

  12. CMOS结构中的阱

  13. LOCOS技术 SiN SiO2 Si sub P P SiO2 PR

  14. LOCOS技术 • 基底氧化 1050℃ 500±50A • LPCVD氮化硅 1400±100A • 有源区光刻 • 氮化硅干法刻蚀 • 去除基底氧化层 • P阱场区注入 BF2+ 40Kev 4E13 cm-2 • 场氧化950℃， 9小时wetO2+10 分O2 10500±500A • .漂SiON • .去除氮化硅 • .漂基底氧化层

  15. LOCOS 鸟嘴

  16. CMOS工艺要求更高清洁度 • 高集成度要求微小漏电流 　特别要控制重金属杂质含量 • 开启电压要求严格控制 　特别要控制碱金属离子沾污

  17. （二）2um P阱硅栅CMOS IC工艺流程

  18. 2um P阱 CMOS SPEC • Vtn 0,750.15V • Vtp -0,750.15V • BVds >12V • R (p-well) 2.5k/sq • Ids <1nA • Vtfn >17v • Vtfp >24V

  19. CMOS IC工艺流程(1) • 形成P 阱 1180C 8.5hr Xjw=7um B+ 70keV 1.2E13/cm2 P well N sub (100) 2-4 ohm-cm

  20. CMOS IC工艺流程(2) • LOCOS B+ 40keV 4E13/cm2 P well N sub

  21. CMOS IC工艺流程(3) • 栅氧化 450A P well N sub

  22. CMOS IC工艺流程(4) • Poly Si 淀积 LPCVD 4500A 掺磷 10/sq Poly Si P well N sub

  23. CMOS IC工艺流程(5) • 光刻Poly Si 控制CD P well N sub

  24. CMOS IC工艺流程(6) • P-ch光刻，注入 B+ 40keV 2E15 PR B+ P well N sub

  25. CMOS IC工艺流程(7) • N-ch光刻，注入 As+ 80keV 5E15 As+ PR P well N sub S/D Annealing 900C 30min

  26. CMOS IC工艺流程(8) • CVD 2000A SiO2+7000A BPSG P well N sub

  27. CMOS IC工艺流程(9) • 接触孔 P well N sub

  28. CMOS IC工艺流程(10) • 金属连线 AlSi 1um P well N sub

  29. （三）先进CMOS IC工艺

  30. 先进CMOS IC工艺 • 沟槽隔离技术 • 热电子效应和漏极工程 • 沟道区掺杂 • 栅极技术 • 源漏浅结技术和硅化物 • 抑制Latch up效应

  31. 沟槽隔离技术(1) SiO2 SiN SiO2 1.2um 5um Si

  32. 沟槽隔离技术(2) Poly Si

  33. 热电子效应和漏极工程(1) Vgs Vds N+ N+ Isub Emax e* e+e+h e*+e+h e**

  34. 热电子效应和漏极工程(2) • 最大电场 • Emax＝(Vds-Vsat) / I • L=0.5um， tox＝125A xj＝0.2um Vt=0.7V • Vds=5V Emax＝3.6x105V/cm • Vds=3V Emax＝2.3x105V/cm

  35. 热电子效应和漏极工程(3)(DDD) Gate n+ n+ n- n- p-sub

  36. 热电子效应和漏极工程(4)(LDD) Vds Vgs n- n+ E

  37. LDD工艺流程 (1)

  38. LDD工艺流程 (2)

  39. LDD工艺流程 (3)

  40. MOSFET模拟－杂质分布

  41. 短沟道效应和沟道区掺杂 硅化物 Vt adjust Poly Si n- n+ Halo Pocket

  42. 栅极技术

  43. 源漏浅结技术和硅化物 (1)

  44. 源漏浅结技术和硅化物 (2)

  45. 源漏浅结技术和硅化物 (3)

  46. Latch up效应

  47. 避免Latch up效应的对策 • ver hor<1 =DBNELE/DENBW • 增加基区宽度（即NMOS与PMOS间距，阱的深度） • 增加基区掺杂（即增加衬底和阱的浓度） • 逆向阱 • 低阻衬底高阻外延 • 深槽隔离

  48. 高能注入形成逆向阱 1017 600kev 3E13cm-2 杂 浓 度 质 cm-3 1016 P+ 1015 1014 1.0 2.0 硅表面以下深度 (um)

  49. （四）BiCMOS工艺技术

  50. BiCMOS 逻辑门

More Related