1 / 57

增强型 MOS 管的开关特性回顾

增强型 MOS 管的开关特性回顾. 增强型 NMOS 管的开启电压 V TH 和 V GS 为 正 极性电压 增强型 PMOS 管的开启电压 V TH 和 V GS 为 负 极性电压. 3.3.2 CMOS 门电路. 一、 CMOS 反相器的电路结构及工作原理. (Complementary MOS-- 互补 MOS 电路 ). N 沟道管开启电压 V GS(th)N 记为 V TN ; P 沟道管开启电压 V GS(th)P 记为 V TP ; 假设： |V TP |= V TN =V TH ; 要求满足 V DD ≥ V TN +|V TP |;

lael-potts
Download Presentation

增强型 MOS 管的开关特性回顾

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 增强型MOS管的开关特性回顾 增强型NMOS管的开启电压VTH和VGS为正 极性电压增强型PMOS管的开启电压VTH和VGS为负 极性电压

  2. 3.3.2 CMOS门电路 一、CMOS反相器的电路结构及工作原理 (Complementary MOS--互补MOS电路) N沟道管开启电压VGS(th)N记为VTN; P沟道管开启电压VGS(th)P记为VTP; 假设：|VTP|= VTN=VTH ; 要求满足VDD≥VTN+|VTP|; 输入低电平VIL=0V； 高电平VIH=VDD; （1）输入为低电平0V时；VGS2=0V，T2截止；VGS1=-VDD，T1导通；VO=VDD高电平; iD ≈0。 （2）输入为高电平VDD时；VGS1=0V，T1截止；VGS2=VDD，T2导通；VO=0V低电平; iD≈ 0。 在正常工作状态，T1与T2轮流导通，即所谓互补状态，静态电流iD≈0；并且，输入端静态输入电流≈0；静态功耗非常小！

  3. 二、电压传输特性和电流传输特性 1.电压传输特性

  4. 2.电流传输特性 在动态情况下，电路状态会通过BC段，使动态功耗不为0；而且输入信号频率越高，动态功耗越大，这成为限制电路扇出系数的主要因素。

  5. 三、输入噪声容限

  6. 结论: 可以通过提高VDD来提高噪声容限

  7. 一、输入特性 3.3.3 CMOS反相器的静态输入特性和输出特性 由于MOS管栅极绝缘，输入电流恒为0，但CMOS门输入端接有保护电路，从而输入电流不为0。 由曲线可看出, 输入电压在0~VDD间变化时, 输入电流为0; 当输入电压大于VDD+0.7V时, 二极管D1导通; 当输入电压小于-0.7V时, 二极管D2导通。

  8. P3.14 以下为CMOS门电路，问输出逻辑是什么？

  9. 二、输出特性 1. 输出低电平 VDD增加, 相当于VGSN增加, 沟道变宽, 导通电阻变小, 使得输出低电平随负载电流的变化就越小, 即输出电阻小, 带负载能力加强。

  10. 2. 输出高电平 VDD增加, 相当于VGSP增加, 沟道变宽, 导通电阻变小, 使得输出低电平随负载电流的变化就越小,即输出电阻小, 带负载能力加强。

  11. 3.3.5 其他类型的CMOS门电路 一、其他逻辑功能的CMOS门电路 1.与非门 2.或非门

  12. 设：MOS管的导通电阻为RON、门电路的输出电阻为RO设：MOS管的导通电阻为RON、门电路的输出电阻为RO Y A B RO(与非) 状态 1 0 0 RON/2 T1和T3导通 1 0 1 RON T1导通 1 1 0 RON T3导通 0 1 1 2RON T2和T4导通

  13. 带缓冲级的CMOS门电路 输出电阻随输入组合不同而变化,使输出特性不一致,给器件的使用带来了麻烦;此外输入状态还会影响这两个门的电压传输特性。使用带缓冲级的门电路可以克服上述缺点。 与非门： 或非门 + 缓冲器 = 与非门

  14. 二、漏极开路门电路（OD: Open Drain） 特点: 1.增大带负载能力 2.高电平转换 3.OD门输出端可以直接并联

  15. OD门特点: 4.输出端并联可以实现”线与”逻辑

  16. 负载电阻RL的取值 IRL 注: IIH指CMOS反相器输入高电平时的负载电流（漏电流）

  17. m=m’指的是输入端的数量 只有一个门输出低电平是最不利情况The Worst Case 注: IIL指CMOS反相器输入低电平时的负载电流（漏电流）

  18. 四、三态输出门电路

  19. 增强型场效应管工作状态及条件

  20. 单管工作的缺点是： 1.有死区； 2.导通电阻随输入电压变化很大。 N沟道管导通 P沟道管导通 VDD 0V VI VTP VTN 三、CMOS传输门和双向模拟开关 1.传输门 C=0时，传输门截止，输出为高阻状态； C=1时，传输门导通，VO＝VI。

  21. 2.双向模拟开关 其它符号 型号CD4016

  22. 3.3.6 CMOS电路的正确使用 (1)多余输入端的处理。CMOS电路的输入端不允许悬空，因为悬空会使电位不定，破坏正常的逻辑关系。另外，悬空时输入阻抗高，易受外界噪声干扰，使电路产生误动作，而且也极易造成栅极感应静电而击穿。所以“与”门，“与非”门的多余输入端要接高电平，“或”门和“或非”门的多余输入端要接低电平。若电路的工作速度不高，功耗也不需特别考虑时，则可以将多余输入端与使用端并联。 (2)输入端的静电防护。虽然各种CMOS输入端有抗静电的保护措施，但仍需小心对待，在存储和运输中最好用金属容器或者导电材料包装，不要放在易产生静电高压的化工材料或化纤织物中。组装、调试时，工具、仪表、工作台等均应良好接地。要防止操作人员的静电干扰造成的损坏，如不宜穿尼龙、化纤衣服，手或工具在接触集成块前最好先接一下地。对器件引线矫直弯曲或人工焊接时，使用的设备必须良好接地。 等等

  23. 具有相同逻辑功能的TTL集成电路和CMOS集成电路由于电路结构不同，性能上也有很大差异。具体比较如下：具有相同逻辑功能的TTL集成电路和CMOS集成电路由于电路结构不同，性能上也有很大差异。具体比较如下： 1. CMOS集成电路的输入阻抗很高，可达108Ω以上，且频率不高情况下，电路的带负载能力比TTL集成电路强。 2. CMOS集成电路的导通电阻比TTL集成电路的导通电阻大得多，所以CMOS集成电路的工作速度比TTL集成电路慢。 3. CMOS集成电路电源电压范围为3～18V，这使输出电压摆幅大，因此其干扰能力比TTL集成电路强，与严格限制电源电压的TTL集成电路要优越的多。 4. CMOS集成电路静态时栅机电流几乎为0，因此功耗比TTL电路功耗小。 5. CMOS集成电路内部电路功耗小，发热量小，所以CMOS集成电路集成度比TTL集成电路集成度高。 6. CMOS集成电路的稳定性能好，抗辐射能力强，可在特殊情况下工作。 7. 由于CMOS集成电路的输入阻抗很高，使其容易受静电感应而击穿，虽然制作集成电路时在其内部设置了保护电路，但在存放和使用时应注意静电屏蔽，焊接时电烙铁应注意良好的接地，尤其是CMOS集成电路不用的多于输入端不能悬空，应根据需要接地或接电源。TTL集成电路一般不需要考虑静电感应和屏蔽的问题，不用的多余输入端可以悬空。

  24. 7404:六反相器H: High-speedC: CMOS A: AdvancedT: TTL CompatibleLV: Low-Voltage

  25. 3.4 其他类型的MOS集成电路 3.4.1 PMOS 1.负电源供电 2.工作速度低，器件几何尺寸大 等效电路

  26. 3.4.2 NMOS • 正电源供电 • 工作速度快，器件几何尺寸小 等效电路

  27. 输入低电平时输入端等效电路 IBS=（VCC-VCES）/βRC≈0 RC≈∞ IB=（VCC-VBE-VIL）/R1=1mA 返回

  28. 输入高平时输入端等效电路 原来的be结反偏，而bc结正偏如同将发射极和集电极调换了.所以，称之为“倒置”，其实质是工作在放大状态，只是放大倍数很小，βR(1/β)在0.01数量级上。 IC IB=(VCC-2.1)/R1≈0.75mA IE= IB/β=7.5 uA IC=IB+IE≈IB IE 返回

  29. 不同电路标准的高低电平范围 返回TTL

  30. TTL门电路输入端负载特性计算 等效高电平,和高电平效果相同,但不允许直接输入此电平作为高电平! 返回

  31. 课 后 习 题 题[3.4]

  32. A’ B’ C’ 题[3.7](a) Y’ (Y’)’=A’B’C’=(A+B+C)’

  33. 题[3.12] • VI，悬空： • T饱和导通（戴维南等效VE =1.1V， RE=5.4K， IB=0.074mA， • IBS=0.047mA， Vo<= 0.3V. • (2) VI=0V,T截止,Vo输出高电平. • (3) VI=5V, • T饱和导通（戴维南等效VE =2.3V, RE=3.7K）IB=0. 43mA, • IBS=0.047mA,Vo<= 0.3V.

  34. 题[3.13]

  35. 题[3.14] 以下为TTL门电路，问输出逻辑（输入端负载特性）

  36. 题[3.15]以下为CMOS门电路，问输出逻辑

  37. 题[3.16/17] 输入输出特性，扇出系数 原理：无论是输出高电平还是低电平，都应该提供负载门电路足够的驱动电流；应该将高电平输出和低电平输出分别考虑；注意，当输出低电平驱动负载时，每种负载门输入电流的算法(和输入端结构有关):对于与和与非负载门，应按门数；对于或和或非门，应按输入端数算。

  38. 题[3.18]输入端负载特性，前提：TTL与非门电路 题[3.19]输入端负载特性，前提：TTL或非门电路 题[3.20]前提：CMOS门电路 (1)VI1悬空 (2)VI1接低电平(0.2 V) (3)VI1接高电平(3.2 V) (4)VI1经50欧姆接地 (5)VI1经10k欧姆接地 答案[3.18] 输入端负载特性 (1) 1.4 (2)0.2 (3)1.4 (4)0.05≈0 (5)1.4 答案[3.19] 都为1.4V，因为或逻辑输入电路之间无约束关系 答案[3.20] 各种情况VI2=0。因VI2支路无电流

  39. 题[3.23] 开路门外接电阻的计算，同样有输出低电平时，驱动电流问题

  40. 题[3.26] 开路门外接电阻的计算(TTL门电路) 三极管的作用，以及要达到的效果－逻辑传递 注意:三极管集电极饱和电流ICS

  41. 题[3.27] 此接口电路参数选择是否合理 注意:三极管集电极饱和电流ICS

  42. 题[3.27]理论依据:电平逻辑可以正确传递,驱动电流是否满足要求 (1) 当CMOS或非门输出低电平,接口电路：三极管截止， VC=VCC-6IIHRC=4.5V， (输出高电平) (2)当CMOS或非门输出高电平,接口电路： 三极管工作在不饱和状态, 电路参数选择不合理。

  43. 题[3.28]TTL IOL=8mA, T5截止电流50uA，CMOS IIH=IIL=1uA 1.高电平输入VIH为4V显然TTL门输出为高阻状态（即高电平输出也截止）, 此时总负载电流包括T5截止的漏电流和CMOS门的负载电流;此电流由VDD通过RL供给,所以此时RL不能过大。 2.低电平输入时，要求所有电流不能超过TTL门驱动电流，所以此时RL不能过小。

  44. 题[3.29] 下列那些门输出端可以直接并联 (1)具有推拉式输出的TTL电路； (2)TTL电路的OC门； (3)TTL电路的三态输出门； (4)普通的CMOS门； (5)漏极开路的CMOS门； (6)CMOS电路的三态输出门； 1、4不可，其余均可

  45. (b) (a) (c) (d) 练习题,以下扩展方式是否合适，CMOS门电路

  46. 练习题,以下扩展方式是否合适，TTL门电路 均不可。 (a) (d)同理 ，当与门输入低电平时输出不能保证低电平， 因为二极管的电压偏移作用； (b) (c) 同理，当或门输入低电平时输出却为高电平，输 入端负载特性。

  47. 74136 四异或门74138 3-8线译码器/复工器74139 双2-4线译码器/复工器7414 六反相施密特触发器74145 BCD—十进制译码/驱动器7415 开路输出3输入端三与门74150 16选1数据选择/多路开关74151 8选1数据选择器74153 双4选1数据选择器74154 4线—16线译码器74155 双2-4译码器/数据分配器74156 开路输出双2-4译码器/数据分配器74157 同相输出四2选1数据选择器74158 反相输出四2选1数据选择器7416 开路输出六反相缓冲/驱动器74160 可预置BCD异步清除计数器74161 可予制四位二进制异步清除计数器74162 可预置BCD同步清除计数器74163 可予制四位二进制同步清除计数器74164 八位串行入/并行输出移位寄存器74165 八位并行入/串行输出移位寄存器74166 八位并入/串出移位寄存器74169 二进制四位加/减同步计数器7417 开路输出六同相缓冲/驱动器 7400 2输入端四与非门7401 集电极开路2输入端四与非门7402 2输入端四或非门7403 集电极开路2输入端四与非门7404 六反相器7405 集电极开路六反相器7406 集电极开路六反相高压驱动器7407 集电极开路六正相高压驱动器 7408 2输入端四与门7409 集电极开路2输入端四与门 7410 3输入端3与非门74107 带清除主从双J-K触发器74109 带预置清除正触发双J-K触发器7411 3输入端3与门74112 带预置清除负触发双J-K触发器7412 开路输出3输入端三与非门74121 单稳态多谐振荡器74122 可再触发单稳态多谐振荡器74123 双可再触发单稳态多谐振荡器74125 三态输出高有效四总线缓冲门74126 三态输出低有效四总线缓冲门7413 4输入端双与非施密特触发器74132 2输入端四与非施密特触发器74133 13输入端与非门

More Related