1.04k likes | 1.27k Views
圖形編輯設計法 與實驗板簡介. VHDL 數位電路實習與專題設計 文魁資訊 -UE301. 內容大綱. 1-1 MAX+PLUSII 軟體的安裝與設定 1-2 圖形編輯設計簡介 1-3 在 Windows 2000 or XP 下安裝 Byteblaster 1-4 直接套用 MAX+plusII 中的74系列元件 1-5 使用參數性函數( Mega Function). 1-1 MAX+PLUSII 軟體的安裝與設定. Download. 1-1 MAX+PLUSII 軟體的安裝.
E N D
圖形編輯設計法與實驗板簡介 VHDL數位電路實習與專題設計 文魁資訊-UE301
內容大綱 • 1-1 MAX+PLUSII 軟體的安裝與設定 • 1-2 圖形編輯設計簡介 • 1-3 在Windows 2000 or XP 下安裝Byteblaster • 1-4 直接套用MAX+plusII 中的74系列元件 • 1-5 使用參數性函數(Mega Function) VHDL數位電路實習與專題設計
1-1 MAX+PLUSII 軟體的安裝與設定 VHDL數位電路實習與專題設計
Download 1-1 MAX+PLUSII 軟體的安裝 1.連線到Altera網站【http://www.altera.com】下載 VHDL數位電路實習與專題設計
1-1 MAX+PLUSII 軟體的安裝 2.選擇【MAX+PLUS II Student Edition】 MAX+PLUS II Student Edition VHDL數位電路實習與專題設計
1-1 MAX+PLUSII 軟體的安裝 3.點選【student10.2.exe】 下載軟體 Download VHDL數位電路實習與專題設計
啟動軟體 1-1 MAX+PLUSII 軟體的安裝 4.安裝與註冊MAX+plusII 10.2 Baseline軟體 安裝軟體 VHDL數位電路實習與專題設計
1-1 MAX+PLUSII 軟體的License設定 1.點選【Options】→【License Setup…】 License Setup VHDL數位電路實習與專題設計
1-1 MAX+PLUSII 軟體的License設定 2.點選【System Info…】,進入License Setup視窗 System Info… VHDL數位電路實習與專題設計
1-1 MAX+PLUSII 軟體的License設定 3.記下硬碟序號後點選【OK】 VHDL數位電路實習與專題設計
1-1 MAX+PLUSII 軟體的License設定 4.連線至Altera網站索取License,點選首頁中之【Licensing】選項 Licensing VHDL數位電路實習與專題設計
1-1 MAX+PLUSII 軟體的License設定 5.選擇【MAX+PLUS II Software for Students and Universities】 VHDL數位電路實習與專題設計
1-1 MAX+PLUSII 軟體的License設定 6.點選【Version 10.1 or 9.23】→【Continue】 VHDL數位電路實習與專題設計
1-1 MAX+PLUSII 軟體的License設定 7.填妥硬碟序號後點選【Continue】 填妥硬碟序號 VHDL數位電路實習與專題設計
1-1 MAX+PLUSII 軟體的License設定 8.填妥個人資料後點選【Continue】 VHDL數位電路實習與專題設計
1-1 MAX+PLUSII 軟體的License設定 9.完成索取License程序 VHDL數位電路實習與專題設計
1-1 MAX+PLUSII 軟體的License設定 10.收到Altera公司的E-mail回信後,將信件的附加檔案(授權檔license.dat)存到安裝路徑的max2work資料夾裡 VHDL數位電路實習與專題設計
1 2 3 4 1-1 MAX+PLUSII 軟體的License設定 11.回到MAX+plusII的License Setup視窗,指定方才儲存的license.dat,接著點選【OK】 VHDL數位電路實習與專題設計
1-1 MAX+PLUSII 軟體的License設定 12.完成License的設定,在按下【OK】鈕之後,此時可發現Licensed Features中多了很多功能。 VHDL數位電路實習與專題設計
1-2 圖形編輯設計簡介 1-2-1 圖形設計快速入門 1-2-2 檔案的編繹 1-2-3 電路的功能模擬 1-2-4 建立電路符號檔 1-2-5 平面配置與晶片規劃 1-2-6 程式下載與測試 VHDL數位電路實習與專題設計
1-2 圖形編輯設計簡介 1-2-1 圖形設計快速入門 VHDL數位電路實習與專題設計
1-2-1 圖形設計快速入門 1.執行MAX+PLUSII程式,進入軟體操作介面後,先開啟一個新的檔名【File】→【New】,本例中我們選擇圖形編輯檔(Graphic Editor file)。 VHDL數位電路實習與專題設計
1-2-1 圖形設計快速入門 2.再選擇【File】→【Save as】…,將編輯檔案命名為halfadd.gdf存入指定的資料夾中(不可將檔案存放於根目錄下,且資料夾名稱不可以為中文)。 VHDL數位電路實習與專題設計
1-2-1 圖形設計快速入門 3.選擇 【File】→【Project】→【Set Project to Current File】,將專案(project)名稱設定成與現在所編輯的檔案名稱一致。選擇 【File】→【Project】→【Set Project to Current File】,將專案(project)名稱設定成與現在所編輯的檔案名稱一致。 VHDL數位電路實習與專題設計
1-2-1 圖形設計快速入門 4.在圖形編輯器中,當我們在視窗中用滑鼠左鍵點選,則會出現一黑點閃動;若我們快速連續點選兩次(雙擊)時,則會出現Enter Symbol的對話窗 。 VHDL數位電路實習與專題設計
1-2-1 圖形設計快速入門 5.我們可進行在Enter Symbol對話框中的Symbol Name欄裡依序輸入“xor”和 “and2”,接著再同樣的作法分別加入input以及output等symbol,以產生電路所需的元件。 VHDL數位電路實習與專題設計
1-2-1 圖形設計快速入門 6.元件腳位的連線工作 VHDL數位電路實習與專題設計
1-2-1 圖形設計快速入門 7.輸入與輸出腳位的命名: 以滑鼠左鍵點選PIN_NAME的地方,當文字部份出現黑色編輯方塊時即可重新輸入字元或更改檔名,電路中每一個輸入輸出腳位都應有一個獨立的名稱。 VHDL數位電路實習與專題設計
1-2 圖形編輯設計簡介 1-2-2 檔案的編繹 VHDL數位電路實習與專題設計
1-2-2 檔案的編繹 1.儲存、檢查和簡易編繹:選擇【File】→ 【Project】→【Save & Check】 VHDL數位電路實習與專題設計
1-2-2 檔案的編繹 2. Compiler 視窗若直接按【Start】執行時,所進行的時序模擬會加入訊號通過元件之時間延遲的考量因素,並非理想的邏輯狀態。此處我們先選定【Processing】→【Functional SNF Extractor】選項作簡易的編繹 VHDL數位電路實習與專題設計
1-2 圖形編輯設計簡介 1-2-3 電路的功能模擬 VHDL數位電路實習與專題設計
1-2-3 電路的功能模擬 1.開啟一個新的檔案,選擇【File】→【New】→【Waveform Editor file】 VHDL數位電路實習與專題設計
1-2-3 電路的功能模擬 2.儲存檔名,選擇【File】→【Save As】將該Waveform檔存於所建立檔案之資料夾裡,檔名與專案名稱相同(延伸檔名為*.SCF) 3.輸入所欲分析的電路節點:【Node】→【Enter Nodes from SNF…】 VHDL數位電路實習與專題設計
1-2-3 電路的功能模擬 4.按「List」鍵,再點選List後所列出的有效節點,並依個人需求將接腳或節點選取到右邊框內。 VHDL數位電路實習與專題設計
1-2-3 電路的功能模擬 5.輸入腳位的波形定義 VHDL數位電路實習與專題設計
1-2-3 電路的功能模擬 6.按下【Max+plusII】→【Simulator】執行波形的模擬。 VHDL數位電路實習與專題設計
1-2-3 電路的功能模擬 7.時序分析器(Timing Analyzer)的使用: 若我們重新選擇【File】→【Project】→【Save & Check】來編繹程式,並在【Processing】下取消【Functional SNF Extractor】的勾選以進行完整的編繹時,此時時序的模擬結果便會加入延遲的因素考量: VHDL數位電路實習與專題設計
1-2-3 電路的功能模擬 接下來我們可使用時序分析器(Timing Analyzer)來檢查傳輸延遲的情形。首先在【MAX+plusII】下選擇【Timing Analyer】選項以開啟Timing Analyzer視窗: Timing Analyzer VHDL數位電路實習與專題設計
1-2-3 電路的功能模擬 接著我們只要按下Delay Matrix下的Start鈕,即可得到所有節點之間的延遲分析結果: : VHDL數位電路實習與專題設計
1-2 圖形編輯設計簡介 1-2-4 建立電路符號檔 VHDL數位電路實習與專題設計
1-2-4 建立電路符號檔 1.執行【File】→【Create Default Symbol】,產生電路符號檔。 VHDL數位電路實習與專題設計
1-2-4 建立電路符號檔 2. 【File】→【Edit Symbol】:產生電路符號後,可進入編輯器編修電路符號。 VHDL數位電路實習與專題設計
1-2 圖形編輯設計簡介 1-2-5 平面配置與晶片規劃 VHDL數位電路實習與專題設計
1-2-5 平面配置與晶片規劃 1.若要規劃腳位及進行燒錄驗證,則我們必須先選取晶片型式;以MAX7000S EPM7064SLC44-10這顆晶片為例,我們先執行【Assign】→【Device】選項,指定這顆IC,然後再作一次完整的編繹程序。 。 VHDL數位電路實習與專題設計
1-2-5 平面配置與晶片規劃 在編繹視窗裡【Fitter】區塊下方有一個標示rpt的圖示,若我們在其上以滑鼠連續雙擊時,便會彈出一份halfadd.rpt的文件,裡面詳細記錄了我們的設計體佔用多少個Logic Cells(LCs)、使用多少個Pin腳等資訊,我們也可由此得知CPLD之資源使用比率。 VHDL數位電路實習與專題設計
1-2-5 平面配置與晶片規劃 2.平面配置是透過平面編輯器來設定電路輸出入腳位在CPLD晶片裡的擺置需求,其作法是先點選【MAX+plusII】→【Floorplan Editor】選項,在進入Floorplan Editor後若看不到所選定晶片之上視外觀的話,只要選【Layout】→【Device View】即可得到如下面的圖狀。 VHDL數位電路實習與專題設計
1-2-5 平面配置與晶片規劃 3. 為了配合各類不同實驗板周邊接腳設定的要求,我們必須自行更改接腳佈局,此時我們得選擇【Layout】→【Current Assignments Floorplan】功能 。 VHDL數位電路實習與專題設計
1-2-5 平面配置與晶片規劃 4.再來我們以滑鼠拖曳的方式將各接腳依規劃需求拖到晶片的I/O腳位去,屆時被選取的接腳系統將以不同於黑白的色彩來顯示;此處值得注意的一點是晶片接腳並非全部可任意變更使用的,其中內定為VCC或GND的接腳(黑色腳位)我們必須跳過加以保留。 VHDL數位電路實習與專題設計
29 4 31 5 EPM7064SLC4-10 1-2-5 平面配置與晶片規劃 5.完成後再作一次完整的編繹程序(選取Timing SNF Extractor)以更新燒錄檔案的內容,準備下載到所選擇的晶片裡。 VHDL數位電路實習與專題設計