第四章触发器

第四章触发器 触发器:(Flip-Flop)能存储一位二进制信号的基本单元。用FF表示。特点： 1.有两个稳定状态，用0和1表示； 2.输入信号可改变其状态，且输入信号撤消后，其改变后的状态可保留下来。分类：第一节概述按电路结构分：基本RSFF、同步FF、主从FF、边沿FF(包括维持－阻塞FF、CMOS边沿FF等)。其中，基本RSFF无时钟信号，其他均有时钟信号。按逻辑功能分： RSFF、DFF、JKFF、TFF等。学习要点：分清触发器逻辑功能与电路结构的区别；会画工作波形。

Q & Q RD & SD 用Q端的值表示。Q=1,Q =0为1状态，反之为0状态。原状态：观察的时刻的状态（输入信号没有改变）。记为。新状态：输入信号变化后出现的状态。记为 .也称为次态。 RD SD 在分析电路原理时，要把原状态作为已知条件，即把作为输入变量。 Q Q 第二节触发器的电路结构与动作特点 1.电路组成：用与非门和或非门均可构成，这里介绍与非门构成的电路。 2. 状态和输入信号一、基本RS触发器 • 触发器的状态：

输入信号 Q & Q RD & SD SD S Q SD S Q SD RD RD R Q Q Q RD R Q 非号和输入端的园圈均表示低电平有效 SD:Set(Direct)，置1端。 RD:Reset(Direct)，置0端。高电平有效

Qn+1=0、Qn+1=1 ＝1，＝0 & Q =0、 =1 Qn+1=1、Qn+1=0 & ＝＝＝1 ＝0 SD RD (1) = =1； Q (2)若和同时变为1， 3.工作原理不论原状态如何，都有: 1 －－置0 1 0 0 1 －－置1 1 若：Qn=0,则Qn+1=0 1 0 1 －－保持若：Qn=1,则Qn+1=1 从输入信号变化起，经2tPD电路稳定。电路有正反馈。－－不定当两门tPD相同时，将产生振荡；当两门tPD相异时，新状态和延迟时间有关。

& Q & RD SD Q 直接控制：输入信号直接控制输出端Q和Q 的状态。工作波形： 4.动作特点

Q RD SD 00 01 11 10 Qn 只需将表中的SD和RD看作是该触发器输入信号SD和RD的反变量即可。同时将表中的 1* 改为 0* 。 0 1 1 1 1 Q 4.逻辑功能的描述 (1)特性表用或非门构成的基本RSFF也可用右表描述。保持置1 清0 不定 (2)特性方程

Qn Qn+1 SD RD 0 0 1 0 1 0 1 1 0 1 0 1 1 1 =0 =1 =1 = = =1 =1 =0 (3)状态转换图简称：状态图 0 1 (4)激励表（驱动表)

二、同步RS 触发器(Synchronous RSFF) 在数字系统中，常常要求某些触发器在同一时刻动作（改变状态，也称为翻转）这就要求有同步信号，该信号称为时钟信号CP(Clock Pulse)。 1.电路结构和逻辑符号 G1和G2门构成基本RS触发器。用G3和G4两门引入时钟信号CP。

S = SD R = RD ;注意，输入信号已无下标D。 2.工作原理 CP=0时： G3、G4门均输出1,基本RSFF处在保持状态；输入信号S、R变化无影响。 CP=1时： G3、G4门打开,此时电路就是一个基本RSFF，只需把输入信号S、R分别看作：按上述规定，该触发器也满足基本RSFF的特性表、特性方程和状态图。一定要注意，只有CP=1时，才能按特性表、特性方程求新状态。

CP t 0 S t t R 0 Q t 0 Q t 0 3.特性表、特性方程、波形图 4.动作特点在CP=1期间，S,R的变化都将引起Q端状态的变化。因此易受干扰。 5.逻辑功能特点有约束－－SR=0。

1 D锁存器 D 返回10 Qn+1 = D 可用来存储一位二进制数。其特点与同步结构的触发器相同。

从触发器工作，且Q= 。 (1)工作原理三、主从触发器(Master-slave FF) 用两个同步RSFF连成主从结构。因此，该电路应具有RSFF的逻辑功能。 CP=0 时：主触发器保持，此时可改变输入信号S,R；分析可知：主从触发器的工作是分两步走的－－在CP上升沿开始的高电平期间，主触发器改变状态；在CP 下降沿到来时，从触发器改变状态。显然，触发器在CP下降沿翻转。 1.主从RS触发器 CP=1 时：主触发器工作，从触发器保持。保持CP=0时得到的主触发器的状态。

逻辑符号 0 1 0 1 1 0 1 0 1 0 看一下输入一个完整的CP脉冲时电路的工作过程（设初始状态为0）： 0 1 0 (2)特点 • 无直接控制，翻转分两步走； • 在整个CP=1期间输入信号都控制主触发器的状态； • 有约束。

(3)特性表，时序图

S=J Q & J K & =JQ+KQ Q SR=JQ KQ 0 G7 Q & J CP 目的：消除约束条件；增加翻转功能。 2.主从JK触发器 R=KQ （1）工作原理约束条件自动满足： (2)特性表，时序图，状态图返回16

J=1,K=X J=0K=X J=XK=0 J=X,K=1 0 1 保持置1 置0 15页翻转 (3)动作特点 • CP=1期间，主触发器只能翻转一次。此现象称为“一次变化”。 • 翻转分为两步走；

当原状态为0时，则若CP=1时有J=1出现，主触发器为1状态；当原状态为0时，则若CP=1时有J=1出现，主触发器为1状态； SD 1J SD Q S C1 Q R RD 1K J1 & J2 1J Q RD C1 K1 1K & K2 Q 当原状态为1时，则若CP=1时有K=1出现，主触发器为0状态。带异步置0、置1端的主从JK触发器 J 多输入端的情况： K

D 主触发器保持；从触发器接收数据，且Q= 。触发器的次态只取决于时钟信号上升沿（或下降沿）到达时刻的输入信号的状态。四、边沿触发器(Edge) 1.D锁存器 CP=1时， TG3导通，TG4截止。接收数据。 CP=0时， TG3截止，TG4导通。锁存数据。（一）CMOS边沿触发器这是一个CP=1有效的D锁存器。 2.D触发器 CP=1时，连成主从结构即可。 CP=0时，主触发器接收数据；从触发器保持。

因此这是一个边沿触发器。次态取决于CP上升沿到来前D的值。如果主触发器有保持功能（如同步RSFF），它就不是边沿触发器了。因为在保持的情况下，CP上升沿到来时，输入信号不能决定次态。因此这是一个边沿触发器。次态取决于CP上升沿到来前D的值。如果主触发器有保持功能（如同步RSFF），它就不是边沿触发器了。因为在保持的情况下，CP上升沿到来时，输入信号不能决定次态。

D触发器的特性表，特性方程和状态图 特性表：特性方程： Qn+1=D 状态图：有异步输入端SD和RD的边沿DFF：

=D = D （二）维持阻塞触发器（D触发器） 1.工作原理 CP=0时触发器保持。且有： CP上升沿时电路按RSFF动作。注意到上式，因此有 Qn+1=D 研究一下CP上升沿到来后的情况，以判断它是不是边沿触发器：（1）若原来 D=0,则G4=0,使得D变为1无影响；说明它是CP上升沿翻转的边沿触发器。（2）若原来 D=1,则G4=1,但G3=0,使得D改变仍无影响；将2号线称为置1阻塞线、置0维持线；将1号线称为置1维持线、3号线称为置0阻塞线；

具有异步输入端和多输入端的维持阻塞D触发器具有异步输入端和多输入端的维持阻塞D触发器

P=J Q P`=K Q 在这期间，门G1、G2构成基本RSFF,且P=S ,P`=R,代入RSFF的特性方程 Qn+1=S+RQn 有：Qn+1=JQn+KQnQn=JQn+KQn （三）利用传输延迟时间的边沿触发器 CP=0时，电路保持，例如0状态； CP变为1后，B，B`两个门起作用，仍然保持；同时J,K的影响到达 P和P`点： CP下降沿到达时：一方面B，B`门被封锁，A，A`门起作用；另一方面，利用门G3、G4的延迟作用，P和P`的值将维持一小段时间； G3,G4门的延迟时间过后，P=P`=1,但对状态无影响。所以它是时钟下降沿翻转的边沿触发器。

RSFF、JKFF、DFF、TFF、 FF。 第三节触发器的逻辑功能及其描述方法一、触发器的逻辑功能时钟触发器：在时钟信号作用下，根据输入信号改变状态的触发器。分为：前三种已介绍过。下面介绍后两种。 1.T触发器特性方程：特性表：状态图：逻辑符号：功能特点： T=0时，保持；T=1时，翻转。

2. 触发器 JKFF中，当J=K=T时，即为TFF。当T=1时成为 T 可用JKFF直接转换来：特性方程：二、触发器逻辑功能表示方法特性表，特性方程，状态图。这里不再介绍。触发器的逻辑功能和结构是两个不同的概念，一定要分清。

2.DFF转换为 Q 1D CP C1 D Q 1 三、触发器逻辑功能的相互转换 1.JKFF转换为DFF 转换方法留给同学思考。待学完第五章后，大家自然会明白。 DFF转换为JKFF也容易实现，只要令：所以，任何结构的触发器都可实现各种不同的逻辑功能。如CC4027就是用CMOS传输门构成的JK触发器。

CC4027 转换的逻辑关系请同学推导。同样，也可用维持阻塞结构构成JK触发器：

74LS109就是维持阻塞结构的JK触发器。

第四章 触发器