120 likes | 320 Views
Praktikum. PLL 2. Ordnung. PLL 2. Ordnung. Sampling Clock. Pulse Trigger. 200…400 Hz Rep. freq. Design Aufgabe: Takterzeugung so, dass genau N = 512 Samples pro Pulsperiode entstehen. PLL 2. Ordnung. K PD. K F (s). K VCO /s. Pulse Trigger. K DIV. V/V. V/rad.
E N D
Praktikum PLL 2. Ordnung
PLL 2. Ordnung Sampling Clock Pulse Trigger 200…400 Hz Rep. freq. Design Aufgabe: Takterzeugung so, dass genau N = 512 Samples pro Pulsperiode entstehen
PLL 2. Ordnung KPD KF(s) KVCO/s Pulse Trigger KDIV V/V V/rad Pulse Trigger rad/rad
Loop Filter LF: PLL 2. Ordnung Zeitkonstanten: Note: Negative sign in KF : PD input exchange
Einfachster PLL IC 2. Ordnung MC14046 / CD 4046 / HEF 4046 / MM74HC4046 … Family
VS TLF TVCO f1 f1 f1 f1 Design PLL 2. Ordnung • PLL Daumenregel • Wahl der Loop Bandbreite: f3 festlegen * • Wahl von 2: Knickfrequenz f2 um einen Faktor 2 - 5 tiefer als f3 ansetzen • Erreichte Phasenmarge ist so auf der guten Seite (i.A. bei 5 am grössten) • 1 Berechnung:Bedingung muss erfüllt sein • Loop Filter: C wählen, R1, R2 aus 1 und 2berechnen
VS TLF TVCO f1 f1 PLL 2. Ordnung Examples: Case A f3 = 2 Hz Daumenregel: Faktor 4 Case B f3 = 1 Hz LF ohne Lead Anteil Case C f3 = 10 Hz Daumenregel: Faktor 2 VDD = 10 V, C = 6.8 uF
case: f3 = 2 Hz Faktor 4
case: f3 = 1 Hz no lead in filter
case: f3 = 10 Hz Faktor 2