Chapter 7 單載子場效電晶體 (FET)

電子電路與實習 Chapter 7單載子場效電晶體(FET) 四技一年級下學期授課教師：任才俊

※ MOSFET: Metal Oxide Semiconductor Field-Effect Transistors

G SiO2 S D n p n 圖8.4 MOSFET物理結構 • N-channel MOSFET的物理結構，乍看之下與NPN型BJT很相似，但兩者有所不同： • FET的兩塊N型半導體摻雜濃度(doping concentration)相同，即FET是對稱的結構，而BJT的Emitter摻雜濃度遠高於Collector。 • 中間p型半導體並未刻意像BJT的Base一樣做得很薄。 • 中間p型半導體先鍍上一層SiO2後再接外部導線，而BJT的Base則直接接上外部導線。由於 SiO2是絕緣體無法導電，此為輸入電流為零的關鍵。

N-channel MOSFET 物理結構 • MOSFET與BJT在結構上大同小異，而它們真正的不同點在於設計觀念上： • FET徹底揚棄以PN界面控制電流的想法，改以電場控制半導體內自由電子(或電洞)的流動，同樣達到控制電流的結果。(這是場效電晶體名稱的由來。)

VG(+) D S n-channel n p n (a) N-channel MOSFET 物理結構 • 在SiO2絕緣層加上正電壓(VG) ，當VG足夠大時，聚集在SiO2絕緣層下方的自由電子濃度將高於電洞濃度，形成一長條位於P型半導體內的帶狀N型半導體。由於它的形狀類似一條隧道，所以稱為N型通道(N-channel)。

VG(+) RS Rch RD D S n-channel n p n (a) (b) N-channel MOSFET 物理結構 • 因VG吸引而產生的N型通道，剛好將原來分離的兩塊N型半導體連在一起，成為三塊彼此相連的N型半導體。等效上相當於一顆電阻(R)：

VG(+) RS Rch RD D S n-channel n p n (a) (b) • 由於S極和D極的摻雜濃度很高，並且它們的截面積遠比由感應產生的N型通道寬，因此在一般情況下： • 在D極和S極間外加正電壓(VDS > 0)，可以預期會有電流(ID)由D極流向S極，其大小為：

由於Rch是由VG感應而生，因此藉VG改變Rch便可以控制ID，所以FET是一顆名符其實的電壓控制電流元件。由於Rch是由VG感應而生，因此藉VG改變Rch便可以控制ID，所以FET是一顆名符其實的電壓控制電流元件。 • 因為輸入端(G極)為絕緣層，故IG = 0，使得流入D極的電流必定等於流出S極的電流，所以FET只需考慮一個電流(ID)，是FET比BJT簡單好用的主因。

G S D n+ n+ p-substrate B 圖8.6 Enhancement-type (加強型)N-channel MOSFET • 在P型的基體(Substrate)上，利用Doping 產生兩個n型區域 • 接著在兩個N型區域之間鍍上SiO2絕緣層，最後再連上金屬導線。它之所以稱為N-channel MOSFET是因為由感應所產生的是N型通道

G S D n+ n+ p-substrate B 圖8.6 • MOSFET包括作為連線的金屬(Metal)，絕緣層的二氧化矽(Oxide)以及作為主體的半導體(Semiconductor)，三者組合成為以電場控制電流的電晶體(FET)。 • 三個端點分別稱為閘極(Gate)、源極(Source)和汲極(Drain)。G極作用好似閘門，用來控制通道；S極為帶電載子(自由電子)的源頭，而D極表示帶電載子流入的端點。

G S D n+ n+ p-substrate B • 為防止PN界面處於導通狀態，所以P型substrate必須接電路的最低電位，就能專注在S、D、G三個端點上，而忽略substrate。

D G S • 右圖是n-channel MOSFET的電路符號。實際上D極和S極結構完全相同，區分的方式是載子流出者為S極，而流入者為D極。由於n-channel FET的載子是電子，而電子從低電位流到高電位，所以接高電位的是D極，接低電位的是S極。

截止模式(Cutoff mode) • VGS < Vt,Vt> 0 • 當VGS很小時無法產生通道，此時channel處於關閉(OFF)狀態。當VGS大於臨界電壓(threshold voltage)Vt，channel才由關閉狀態進入導通(ON) 。 • 當VGS<Vt，ID =0 • 三極模式(Triode mode) • VGS > Vt，VDS < VGSVt • channel導通，等效上像一顆電阻，其阻值與VGS有關，然而真正決定Rch的是VGSVt而非VGS。

ID隨(VGS Vt )及VDS上升而增加。 • ID與VDS及Vt的關係如下： k與自由電子的移動率(mobility) μn及channel的實際結構有關： ※Cox為SiO2絕緣層與channel所形成之單位面積電容量

VGS VDSVGS, eff S n p n • 飽和模式(Saturation mode) • VGS >Vt，VDSVGS Vt • pinch-off 發生，ID不再隨VDS上升而增加。ID只和(VGS Vt )有關而和VDS無關。 • 將VDS= VGS Vt代入便得到saturation mode的電流： ID = k(VGS Vt)2 pinch-off (夾止)發生

ID saturation mode triode mode cutoff mode VDS VGS－Vt • n型半導體 • 當VGS < Vt，ID = 0， FET處於cutoff mode • 當VGS > Vt且VDS < VGS－Vt時，FET處於triode mode，ID隨VDS上升而增加 • 當VDSVGS－Vt，FET處於saturation mode，ID保持定值不再隨VDS改變。

n p n Depletion-type (空乏型) N-channel MOSFET • Depletion-type與 Enhancement-type N-channel MOSFET的結構完全相同，只是在製作時事先在P型substrate中植入自由電子形成一個n-channel，使得在VGS = 0V時channel已經呈導通狀態。

D G S • Depletion-type等效上是將enhancement-type n-channel MOSFET的Vt　由正電壓改變成負電壓，其他所有特性皆相同。 VGS,eff= VGSVt = VGS + | Vt |

D G p p S Juction-FET • 另一種FET利用PN-junction 在反向偏壓時產生空乏區(Depletion region)的特性來控制channel的導電性，稱為Junction-FET(JFET)。

ID +  Depletion region VDS p p  + VGS • 當VGS = 0時，channel處於導通狀態，和depletion-type MOSFET相同。當VGS < 0，如下圖， PN-junction的depletion region範圍增加，造成channel寬度縮小，Rch因而增加，當VGS低於一臨界電壓Vt(負值)時，channel完全關閉，此時JFET進入cutoff狀態，特性又和depletion-type MOSFET相同。 • 雖然JFET和depletion-type MOSFET基本結構及工作原理不同，但特性卻完全相同，它們的Vt同為負值。

P-channel MOSFET • 就像BJT有NPN與PNP電晶體一樣，P-channel FET結構與N-channel FET類似，差別在於載子是電洞而非自由電子。 • 實用上以N-channel FET為主。但因為 P-channel FET的特性與N-channel MOSFET剛好有互補關係，在許多應用上發揮很大的功效，例如有名的CMOS(Complementary MOS)電路即巧妙利用它們的互補特性，成為應用非常廣泛的電路結構。

圖8.15 G S D p+ p+ n-substrate B • p-channel MOSFET的物理結構是在N型基體上製作兩塊P型半導體，它們的摻雜濃度相同且濃度很高(P+)。兩塊P型半導體分別作為S極和D極，而它們之間的n型半導體先鍍上SiO2後再接外部導線作為G極，結構與N-channel MOSFET類似。

圖8.15 G S D p+ p+ n-substrate B • G極加上負電壓(VGS < 0) ，當VGS的負電壓足夠大時，聚集在SiO2絕緣層下方的電洞濃度將高於自由電子濃度，形成一長條P型通道。p-channel MOSFET同樣利用VGS控制通道電阻以控制電流(ID)，工作原理與N-channel MOSFET 相似，只是載子不同而已。

S G D • 右圖是Enhancement-type P-channel MOSFET的電路符號。 • 同樣定義載子(電洞)流出者為S(Source)極，而流入者為D(Drain)極。接高電位的是S極，接低電位的是D極。

S G D +  VSG +  VSD • 在討論P-channel MOSFET 的特性時，和N-channel MOSFET一樣只需考慮兩個電壓及一個電流。由於通常S極的電位最高，所以我們選擇(VSG，VSD，ID)作為元件參數，其中ID的方向由S極流向D極。下圖利用VSG控制channel導通電阻，再觀察VSD與ID的關係，所得結果便是元件特性。

截止模式(cutoff mode) • VSG－Vt < 0 • ID = 0 • 三極模式(triode mode) • VSG －Vt 0且VSD < VSG,－Vt • ID隨VSD和(VSG－Vt )上升而增加。

飽和模式(saturation mode) • VSG －Vt 0且VSDVSG －Vt • ID不隨VSD改變而達到飽和狀態。 • 將VSD= VSG －Vt代入即可得到飽和電流： • P-channel MOSFET同樣有depletion-type 及JFET，差別只是它們的Vt為正值，除此之外所有enhancement-type的方程式皆適用於depletion-type MOSFET及JFET。 ID = k (VSG－Vt )2

VDD = 10V RD 5K VG • 例一在以下情況求VD。 (1)VG= 1V； (2) VG= 3V； (3) VG= 5V。

VDD = 10V RD 5K VG 2K RS • 例二在以下情況求VD。 (1)VG= 1V； (2) VG= 5V； (3) VG= 10V。

VDD = 12V 圖E8.3 RD VG RS • 例三 (1) 若RD=4KΩ，VG=6V，請設計RS使FET工作在saturation mode且ID=1mA。 (2) 若VG=5V，請設計RS和RD使得FET工作在saturation mode，且ID=1mA，VD=6V。

+10V RS RD 10V • 例四 (1) 若RS=1.5KΩ，RD=2k Ω，求ID。 (2) 請設計RS和RD使得FET工作在saturation mode且ID=1mA，VD=−4V。

+10V 3K RS 4K RD • 例五如右圖電路，求ID。

VDD = 12V R1 RD R2 RS 圖E8.6 • 例六請設計電阻值使得FET工作在saturation mode且ID=1mA，VS=3V，VD=8V。

圖E8.7 VDD = 18V R1 RS1 Q2 Q1 RS2 RD1 R2 • 例七請設計電阻值使Q1、Q2皆工作在saturation mode並且得到以下偏壓：ID1=1mA，VS1=10V，VD1=4V，ID2=16mA。

總結 • FET有三個工作模式，在saturation mode的特性為：上式表明ID和(VGSVt)呈平方關係，而不是理想的線性關係，因此FET有時被稱為平方律元件(square-law device) 。 • 當信號變動很小時，ΔID與ΔVGS呈線性關係，其比例常數為gm：上式表示在小信號時，其輸出電流和輸入電壓變動呈理想的線性關係，特性與BJT相同。 ID = k(VGSVt)2

由於SiO2絕緣層的緣故，使得FET的輸入電阻趨近無限大，是其先天的優點。 • BJT似乎要被淘汰出局了？ • 答案是未必，原因是BJT的gm通常遠比FET大，在相同的偏壓電流下有較大增益，所以能彌補輸入電阻不大的缺點。 • BJT與FET的特性，前者在active mode，後者在saturation mode，特性近似於理想的三端元件，故被廣泛用來作為放大器。

D S 開關電路 • FET本身是一個很好的開關元件以N-channel MOSFET為例： 當VGSVt，channel處於截止狀態，ID = 0，相對於開關處於開(open)的狀態。 當VGS > Vt，channel處於導通狀態，ID 0，相對於開關處於關(close)的狀態。 G

+6V RD VX • 設計範例A： • 設計一個警示電路，在正常情況下，偵測器輸出電壓 Vx = 0V，而當有人侵入時 Vx = 5V。於是我們設計下圖的警示電路，其中 RD用來決定LED導通時的電流(對應LED的亮度)。 • 當Vx = 0V，FET處於cutoff mode，ID = 0，LED不發光，表示無人侵入。 • 當Vx = 5V，FET工作於triode mode，ID 0，LED發光。

+6V RD VX +6V RC LED RB Vx • FET與BJT開關電路的異同： BJT： • BJT利用cutoff mode 及saturation mode 對應開關“open”及“close”兩個狀態，而FET則以cutoff mode 及triode mode 對應。 • FET的電路比BJT少一顆電阻(RB)，結構較簡單。 • 因為BJT工作在saturation mode 時，VBE= 0.7V，VCE(sat) = 0.2V，所以在電壓電流計算上較簡單。反之FET通常需要解一元二次方程式，運算上較複雜。 FET：

Rsense VCC Q2 Io power supply Q1 VG2 Load RC • 設計範例B • 設計另一個開關電路，功能是作為電源供應器(power supply)的保護電路。當電源供應器輸出電流太大時，必須有一個保護電路能自動切斷電流，以免其內部元件因電流太大而燒燬。其中Q1是小功率的PNP型電晶體，而Q2是大功率的P-channel MOSFET。此處之所以採用pnp型電晶體和P-channel MOSFET，是因為電路結構上不適合NPN型電晶體和N-channel MOSFET。

輸出電流Io不大，所以讓Q1處於 cutoff mode： 故IC1 = 0，此時所以VSG2 = VDD >> | Vt |，此時Q2工作於triode mode，因此：即輸出電壓幾乎不受外加保護電路的影響。 • 保護電路在正常情況下：

Io過大時(例如不慎將輸出端接地) ，此時(忽略IB1) 使得Q1導通，所以VG2 = IC1RC電壓上升而VSG2下降。若電路適當設計的話可以使VSG2< |Vt|，則Q2進入 cutoff mode 強迫輸出電流Io = 0，自動達到保護電路的目的。 • 保護電路在特殊情況下： • 由以上可知保護電路是利用Rsense偵測輸出電流Io，當Io太大時啟動Q1，再利用IC1控制Q2將輸出端與電源供應器切斷，達到保護的目的。

D G S • 理想的放大器元件是一個能以電壓控制電流的元件。在FET的三個工作模式中，在triode mode 及saturation mode，我們都能以電壓(VGS)控制電流(ID)，問題是哪一個模式比較適合作為放大器？ (以N-channel MOSFET為例)

當FET工作於triode mode時，其V-I關係為： • 在此模式下，ID除隨VGS改變外也受VDS影響，而通常VDS又隨ID變動而改變。因此ID的關係很複雜，若應用在放大電路上將造成信號失真。

當FET工作於saturation mode時，其V-I關係為： • 在此模式下ID只隨VGS改變，特性與理想的電壓控制電流元件類似，差別在於ID與(VGS－ Vt)呈平方而非簡單的線性關係。

在小信號變動的情況下，ID與VGS的關係為：在小信號變動的情況下，ID與VGS的關係為： • 因此在小信號情況下，ID的變動與VGS的變動呈線性關係，而比例常數gm由元件特性(k)及偏壓電流(ID)共同決定，因此saturation mode 是最適合放大器的工作模式。

VDD ID R1 R2 • CS放大器 • Step 1： G極偏壓 R1、R2設定VG，因為IG = 0，故：所以適當選擇R1、R2便能得到所要的G極偏壓。由於不像BJT需考慮IB的影響，通常選擇M級的大電阻以增加放大器的輸入電阻，是FET優於BJT之處。

VDD ID R1 R2 RS • RS穩定增益並設定ID：加入RS之後，當 ID因溫度變化而下降時，S極偏壓VS隨之下降而VGS自動上升(因為VG保持不變)，結果造成ID增加，反之亦然；因此RS能使ID自動保持穩定，增益也隨之穩定。 • 決定偏壓電流ID：給定VG的情況下，RS直接決定ID。 • CS放大器 • Step 2：加入RS

VDD R1 RD R2 RS • CS放大器 • Step 3：加入RD • RD將電流轉成電壓變動並設定VD： • 將電流轉換成電壓變動，才達成放大的作用。 • 決定D極偏壓(VD)：在給定ID的情況下，RD直接決定VD，所以VD和RD有很大關係。

CS放大器 • Step 4：直流偏壓設計 • ID通常選擇mA範圍的電流，而端電壓方面並沒有特別法則可依循，不過對於初學者一般建議選擇： • 當信號被放大時，輸出信號以VD為中心上下擺動，其擺動範圍的上限是VDD(超過的話會造成嚴重失真)，下限則是VG Vt(當VDS =VGS Vt即VD =VG Vt時，FET進入triode模式，同樣造成失真)。因此VD的最佳選擇是在上限和下限的中點，即：

Chapter 7 單載子場效電晶體 (FET)