1 / 8

实验四 七段数码管静态驱动及 可逆加减法集成计数器的应用

一、实验目的. 实验四 七段数码管静态驱动及 可逆加减法集成计数器的应用. 1 、七段数码管及其译码驱动显示 ;. 2 、掌握 MSI 计数器和分频器的逻辑功能及使用方法 ;. 3 、掌握使用 MSI 计数器设计任意模计数器的方法。. 二、实验设备及用具. 1 、数字逻辑实验箱 一台；. 2 、双踪示波器 一台；. 3 、万用表 一只；. 4 、 74LS00 、 74LS47 、 74LS48 、 74LS193 、共阳共阴数码管.

macey-nunez
Download Presentation

实验四 七段数码管静态驱动及 可逆加减法集成计数器的应用

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 一、实验目的 实验四 七段数码管静态驱动及 可逆加减法集成计数器的应用 1、七段数码管及其译码驱动显示; 2、掌握MSI计数器和分频器的逻辑功能及使用方法; 3、掌握使用MSI计数器设计任意模计数器的方法。 二、实验设备及用具 1、数字逻辑实验箱 一台； 2、双踪示波器 一台； 3、万用表 一只； 4、74LS00、74LS47、74LS48、74LS193、共阳共阴数码管

  2. ※LD：异步预置控制端，低电平有效，LD =0时，QA、QB、QC、QD分别为A、B、C、D的数据。 74LS193：双时钟4位同步加/减可逆计数器 ※CP+：加法计数时钟输入端，上升沿有效，在进行减法计数时应长期处于高电平； ※CP-：减法计数时钟输入端，上升沿有效，在进行加法计数时应长期处于高电平。

  3. ※QA、QB、QC、QD：计数器输出端，状态为0000~1111，QD为最高位，QA为最低位。※QA、QB、QC、QD：计数器输出端，状态为0000~1111，QD为最高位，QA为最低位。 ※A、B、C、D：预置数据输入端。 ※RD：异步清零端，高电平有效，QA、QB、QC、QD清零。 ※ BCO：借位输出端，用来作n位级联使用， 借位信号为负脉冲。 CCO：进位输出端，用来作n位级联使用， 进位信号为负脉冲。

  4. 74LS47：共阳驱动译码器 74LS48：共阴驱动译码器P75

  5. 实验要求： （1）计数顺序为00、59、58、57……01、00、59……； （2）直接由实验箱输出1Hz的输出作为60进制计数器的时钟； （3）计数结果由实验箱的数码管（共阴、共阳数码管各一个）显示。

  6. 实验五 具有上电/手动清零功能的时钟显示 一、元器件： 74LS00、74LS90（2个）、74LS193（2个） 0.1u电容、电阻（阻值自行计算） 二、设计要求 （1）时钟为24小时制，共四位计数器显示（含两位小时、两位分钟）； （2）有“上电清零”电路，即计数器电源通电时，四位计数器输出为零，接着按正常顺序开始计数； （3）有“手动清零”电路，即由“开关”或“按键”控制计数器电路清零； （4）“上电清零”及“手动清零”能协调工作； （5）计数器时钟由实验箱调出1HZ的信号提供；输出由实验箱的BCD码显示模块显示，即计数器输出不需要译码。

More Related