전자부품의 가속수명시험설계법과 HALT(Highly Accelerated Life Test)

1. 전자부품의 가속수명시험설계법과 HALT(Highly Accelerated Life Test)

2. 1.가속수명시험의 정의 전기적, 기계적 부하나 온도, 습도, 전압, 가스,진동, 분진, 일사 등의 사용조건에 따른 Stress를 강화 하여 고장시간을 단축시키는 수명시험을 가속수명 시험이라고 한다.

3. 2.가속수명시험을 하는 이유 複合加速信賴性試驗 體系 개발비용절감 개발납기단축 • 신뢰성시험의 통합관리 • 고장요인의 조기검출 • 환경시험기간의 획기적 단축 HALT System 故障解析體系 信賴性試驗體系 • 내구수명 및 MTTF & MTBF 예측 • PSA기법에 의한 특성시험의 통합 관리 • 고장해석 및 고장 Mechanism • 분석체계 (Macro 및 Micro) 적용도구 : ALT Model식, Sampling이론, DOE, FMEA/FTA, SPC, QFD, PSA, Weibull추정, 관리도 등

4. 3.가속수명시험을 하면 어떠한 경제적 이점과 기업경영에 도움이 되는가 ?

5. 제품 및 부품의 개발납기 단축을 위한 가속신뢰성 시험 각 개발Process와 가속신뢰성 시험의 역할 Needs Definition HALT적용 범위 Product Design Process Design Production Planning QFD Step 2 QFD Step1 QFD Step 3 QFD Step 4 Affinity Diagram 결점 항목 선별 ( Pugh Concept Selection) SPC FEA,DOE, P- FMEA, FTA Tree Diagram VA/VE, DFM/A, DTC, CAD FMS, CAM, CAPP

6. 4.HALT 와 HASS의 개념 정의 Destruct Margin Upper Destruct Limit H A L T H A S S Upper Operating Limit Stress Scale Design Margin Upper Spec Limit Lower Spec Limit Design Margin Lower Operating Limit Destruct Margin Lower Destruct Limit HALT & HASS의 Stress Level 정의

7. HALT Margin Discovery Curves Upper Operating Limit Upper Destruct Limit Lower Destruct Limit Lower Operating Limit Product Specs Operating Margin Operating Margin Destruct Margin Destruct Margin Stress

8. 부품의 산포 관리 Normal distribution theory for predicting defect rates LSL USL 스펙 범위 0.001 ppm 0.001 ppm 1350 ppm 1350 ppm 목표( ) (99.73%) (99.9999998%) (자료: Mikel J. Harry, “The Nature of Six Sigma Quality,” Motorola, Inc., 1988.)

9. 부품의 산포 관리 LSL USL 스펙 범위 3.4 ppm 0 ppm 3.4 ppm 66803 ppm 이동 (자료: Peter J. Billington and Ahmadian, “Motorola’s Six-Sigma Quality Improvement,” Decision Science Institute, Nov., 1990)

10. 시험결과에 대한 재현성 검증 Normal distribution theory for predicting defect rates LSL USL 스펙 범위 0.001 ppm 1350 ppm 1350 ppm 목표( ) (99.73%) (99.9999998%)

11. 가속신뢰성시험 실시 대상의 명확화 가속 Factor별 고장 모드 분석을 위한 시험 및 평가 가속신뢰성시험 실시 를 위한 기초자료 조사 고장 MODE의 불량 재현성 평가 및 DATA정리 가속식 적용의 적합성 검증실시 불량 재현성 평가 결과에 따른 표준화 작업 실시 부적합 적합성 여부 판정 실시 현장 접목을 위한 현업부서 와의 Work-Shop실시 적합 표준 제,개정 및 지속적인 사후관리 실시 가속신뢰성시험 실시 를 위한 시험계획수립 6.가속수명시험 실시절차 및 PROCESS 1)각 개발 단계별 문제점 도출을 위한 ALT(Accelerated Life Test)적용범위 및 실시 방향 가속신뢰성시험 절차

12. 개발Process에 있어서의 가속신뢰성 시험실시 Point 가속내구성 평가 Map (선진사 Benchmarking) 평가Flow 설계신뢰성평가,상품의 수명예측,내구신뢰성 보증 사용환경조건 시장품질실적 강제가속열화 가속시험법 환경조건 부하조건 실사용 조건 파악 시장불량수집 장기 실사용 제품의 수집 가속부하시험품 시간경과 고품 기존 시험법 개발 시험법 경년열화 견본품 가속열화 시험품 시험장비개발 각종 품질특성의 열화비교분석, 정합화 시험조건설정 및 시험실시 시험실 내구수명 열화시험품 조건 적합화 시험실적 추이검토 Macro 및 Micro검토 시험법 체계화/ 시험적용의 Mapping Know-How축적 가속시험설비 개발 / 고도의 시험분석 추진 가속시험법 확립 설계표준화 추진 / 신규부품인정제도 사전 신뢰성 보증 개발효율의 향상

13. 개발Process에 있어서의 가속신뢰성 시험실시 Point 가속신뢰성시험 개발 Flow (선진사 Benchmarking) 개발 Flow 가속신뢰성시험법의 재현성 검증 가속시험법 확립 개별요인 분석 가속시험법 적용 기본Data 및 완성Data 가속시험 검정 고장물리 기존이론 개별본질 전문이론 재현시험 시험실 실적 시장실적 고장Mechanism 기존이론에 대한 대응이론 구축 논리추정 Life-End시험 강제파괴 발견시험 모의시험 고장실적 보증실적 관련조사 재현활용 회수평가 원인분석 현실확인 PL확인 안전 ,수명 확인, 미확인 의도적 확인

14. 시험unit HALT process flow at Array Technology 개발Engineer와의 시험 review 개발시험계획 시험JIG,시험설비 설계와 적용 Step Stress시험 진행 (온도, 진동, 온도/진동 충전 전압 및 주파수 Margin등) Unit불량여부 불량원인 규명 파괴한계에 도달했는가 잠재결함이 존재 하는가 ? (제조공정 문제) UNIT동작 한계에 도달 되었는가? 설계문제여부 설계개선 및 시정조치 시험을 위한 시료 및 시험시간의 결정? 동작 한계 기록유지 확인(파괴한계 까지 지속) 제조공정 검토 및 시정조치 Modify Unit to Fix Problem Increase Stress All Stress Tests Run? Reach Limits of Halt Chamber 보고서 작성 최종 시정조치

15. Unit의 HALT결과 분석을 토대로 스크린 실시 HASS process flow at Array Technology HALT data로 부터 제조 공정 에 적용할 HASS Level선택 Run UNIT Through Screen (Qty 6 Min 10 Cycles) Were Any Defects Found? 잠재결함 발견 Over-Stress에 기인하는 불량 Begin Proof-of-Screen Process 스크린에 의한 심각도 경감 Build Units With Seeded Defects Run Units Through Screen Were Seeded Defects Found? Increase Screen Severity 현장적용을 위한 HASS의 규명 실시 HASS결과를 통한 근본원인 제거 및 Monitoring

16. 7.가속신뢰성시험 실시를 위한 이론적 기반 구축 구 분 적 용 수 식 비 고 종이프라스틱 마일러 콘덴서 n = 4 ~ 6, 세라믹 콘덴서 n=3, k=10, GLASS콘덴서 n=5,10, 고체Tantal콘덴서 n=4~5, k=10, 마이카 콘덴서 n=?, k=50. ( T 1 - T 2 ) / k n승,k도칙 L 2 = L 1( V1 / V2 )ⁿ2 Arrhenius’s Model L 2 = L 1 exp {-B / k ( 1 / T 1 - 1 / T 2 )} 수지,반도체 수명의 온도 의존성 Eyring’s Model L 2 = L 1 (T1 / T 2 ) exp {-B / k ( 1 / T 1 - 1 / T 2 ) + C ( S1 - S2 ) + D / k ( S1 / T1 - S2 / T2)} 수지,반도체 수명의 온도 의존성 STRESS 의존성 Miner의 선형 손상칙 n d g 금속재료의 피로파괴 Σ Ni·Si = 1 혹은 Σ( ni / Ni) = 1 I=1 I=1 a Coffin-Manson 의 관계식 Δrt·Nf = 일정 금속재료의 피로파괴 금속,수지재료의 CREEP현상 Lason-Miler 식 T( 20 + ln t3 ) = σ에 대해 일정 -.가속시험을 위한 기본이론

17. -.가속시험을 위한 기본이론 구 분 적 용 수 식 비 고 1/2 승칙 √t 의존성 흡습,확산현상 재료의 파괴응력과 CRACK길이 의 관계 Griffith의 식 σc =kc/√πa MTF = wt / jⁿexp(Φ/kT) MTF = αdⁿ(여기서 α는 결정입경) Electro-migration Note : E/k(1/T₁-1/T₂) 1)아레니우스Model 의 가속계수 산출식 A=L₁/L₂= e E/k(1/T₁-1/T₂) 2)Eyring’s Model의 가속계수 산출식 A=L₁/L₂= T₂/T₁e 3)n승칙의 가속계수 산출식 A=L₁/L₂=(S₂/S₁)ⁿ

18. 내습성 Mode에 대한 소신호 트랜지스터 hfe 열화 현상에 관한 논문에 응용된 가속식 (일본 : 瀨戶실-----1989) C₃ ΔhFE = C₁log t + C₂{RH / 100T × exp(C₄ - C 5 / T)} • 20% ≥ ΔhFE ≥ - 80% • C1,C2,C3,C4,C5 : 정수 • t = A · Pⁿ • t : T = 35℃, RH = 85%, 10년에 상당하는 시험기간 • A = 8.76 ×10⁴ • n = -2.05

19. 8.가속수명시험 실시를 위한 형태 n승,k도 모델식에 근거한 가속시험 및 시험납기 단축 Case Study ( T 1 - T 2 ) / k L 2 = L 1( V1 / V2 )ⁿ2 기본수식 - ( T 1 - T 2 ) / k A=L₁/L₂=(S₂/S₁)ⁿ2 가속계수 산출식 여기서 기존의 Capacitor시험방법을 개선하고, 시험기간을 단축하기 위한 가속계수(A)를 산출하기 위해 다음과 같은 임의의 Data를 구성하여 보면 -.Capacitor의 종류는 Glass Capacitor류 로 설정하고, -.정격전압은 50V, -.사용온도조건은 85℃Max라고 할 때 통상 고온부하시험조건을 85℃,1000시간시험 한다고 정의 하자, 이때 가속시험을 위한 조건에 관한 가속계수를 산출한다면 다음과 같다. - ( T 1 - T 2 ) / k A=L₁/L₂=(S₂/S₁)ⁿ2 - ( T 1 (273+85℃)- T 2 (273+125℃))/ k(20) A=(시험전압 100V / 사용전압 or 정격전압 50V)⁴×2 2 =(100/50)⁴×2 =64 그러므로 정격전압,85℃조건에서 시험을 진행하는 경우와 대비 할 때 64배의 가속성이 존재한다 따라서 “시험보증시간=사용기간or 규정시험시간 /가속계수(A or F)”조건식에 대입하면 시험보증시간은 15.6시간이 되며, 15.6시간의 가속시험으로 1000시간 시험을 대처 할 수 있다.

20. Arrhenius’s모델식에 근거한 가속시험 및 시험납기 단축 Case Study L 2 = L 1 exp {-B / k ( 1 / T 1 - 1 / T 2 )} 기본수식 E/k(1/T₁-1/T₂) A=L₁/L₂= e 가속계수 산출식 여기서 기존의 Transistor시험방법을 개선하고, 시험기간을 단축하기 위한 가속계수(A)를 산출하기 위해 다음과 같은 임의의 Data를 구성하여 보면 -.Transistor의 종류는 FET로 설정하고, -.Pd max = 1W, -.사용온도조건은 Tj max=125℃라고 할때 통상 고온부하시험조건을 85℃,1000시간시험 한다고 정의하자, 이때 가속시험을 위한 조건에 관한 가속계수를 산출한다면 다음과 같다. E/k(1/T₁-1/T₂) A=L₁/L₂= e -5 E(0.7) / k(8.61×10 ){1/ T ₁(273+85℃) － 1/T₂(273+125℃)} A=e 2.282 =e =9.796 그러므로 정격전압,85℃조건에서 시험을 진행하는 경우와 대비할때 9.796배의 가속성이 존재한다 따라서 “시험보증시간=사용기간or 규정시험시간 /가속계수(A or F)”조건식에 대입하면 시험보증시간은 102.08시간이되며, 약 102시간의 가속시험으로 1000시간 시험을 대처 할 수 있다.

21. Eyring’s 모델식에 근거한 가속시험 및 시험납기 단축 Case Study L 2 = L 1 (T1 / T 2 ) exp {-B / k ( 1 / T 1 - 1 / T 2 ) + C ( S1 - S2 ) + D / k ( S1 / T1 - S2 / T2)} 기본수식 {B / k ( 1 / T 1 - 1 / T 2 ) － C ( S1 - S2 ) － D / k ( S1 / T1 - S2 / T2)} A = L₁/L₂=T₂ / T₁e 가속계수 산출식 여기서 기존의 ASS’Y 혹은 UNIT시험방법을 개선하고, 시험기간을 단축하기 위한 가속계수(A)를 산출하기위해 다음과 같은 임의의 Data를 구성하여 보면 -.수동소자의 재질은 프라스틱 재질의 Epoxy로 설정(임의로 0.8eV 설정), -.능동소자의 재질은 ECN계(임의로 0.8eV설정) 혹은 Viphenyl계(임의로 0.7eV설정) 재질로 하며, -.Pd max = 2W로하고, Test전력을 2×120%(2.4W)로 하고, -.사용온도조건은 Tj max=125℃라고 할때 통상 고온부하시험조건을 85℃,8760시간시험 한다고 정의하자, 이때 가속시험을 위한 조건에 관한 가속계수를 산출한다면 다음과 같다. {B / k ( 1 / T 1 - 1 / T 2 ) － C ( S1 - S2 ) － D / k ( S1 / T1 - S2 / T2)} A = L₁/L₂=T₂ / T₁e -5 [ B(0.8) / k(8.61×10 ) { 1 / T 1 (85) - 1 / T 2 (120)} － C(0.8) { S1 (1) - S2 (1.2) }－ － D(0.7) / k(8.61×E(-5)) { S1 (1)/ T1 (85)- S2 (1.2)/ T2 (120)}] A =120 / 85 e =107.4 그러므로 Pd max,85℃조건에서 시험을 진행하는 경우와 대비할 때 107.4배의 가속성이 존재한다 따라서 “시험보증시간=사용기간or 규정시험시간 /가속계수(A or F)”조건식에 대입하면 시험보증시간은 81.56시간이 되며, 약 82시간의 가속시험으로 8760시간(1년)시험을 대처 할 수 있다.