Синтез логических КМОП схем с пониженным энергопотреблением П.Н. Бибило , Л.Д. Черемисинова,

1. Синтез логических КМОП схемс пониженным энергопотреблением П.Н. Бибило, Л.Д. Черемисинова, С.Н. Кардаш, Н.А. Кириенко, П.В. Леончик,Д.Я. Новиков, В.И. Романов, Д.И. Черемисинов Объединенный институт проблем информатики НАН Беларуси

2. Аппаратно-программный комплекс проектирования КМОП СБИС Библиотека КМОП элементов с пониженным энергопотреблением и повышенной устойчивостью к вредным воздействиям Программный комплекс автоматизации проектирования логических схем, оптимизированных по критерию энергопотребления Синтез логической схемы из элементов КМОП библиотеки КМОП СБИСс пониженным энергопотреблением и повышенной устойчивостью к вредным воздействиям

3. Логический элемент «И-НЕ» Схема электрическая принципиальная Топология library IEEE; use IEEE.STD_LOGIC_1164.all; use IEEE.NUMERIC_STD.all; entity NA is port (A:IN std_ulogic; B:IN std_ulogic; Y:OUT std_ulogic); end; architecture BEHAVIOR of NA is begin Y <= not (A and B) after 1ns; end;

4. Энергосберегающее проектирование КМОП схем Оценки качества СБИС : Площадь кристалла Быстродействие Мотивация : Чрезмерное рассеивание энергии Перегрев устройства : нарушение функциональности сокращение времени безотказной работы ; Сокращение времени автономной работы портативных устройств ; Повышенное энергопотребление Рост затрат на оборудование и обслуживание + Энергопотребление

5. Архитектура программного комплекса для синтеза логических схем, оптимизированных по энергопотреблению

6. Программный комплекс ЭЛС «Энергосберегающий логический синтез» Подсистема формирования проекта Подсистема оптимизации Подсистема верификации ЭЛС интерфейсная оболочка Ядро: совокупность проектных операций

7. Конвертер SFVHDL Конвертер VHDLSF Проект. операция N Проект. операция 1 Проект. операция 2 Преобразования данных в программном комплексе синтеза логических схем, оптимизированных по энергопотреблению Исходное описание схемы на языке VHDL Исходноеописание схемы на языке SF Описание схемы на языке SF 1 Описание схемы на языке SF 2 . . . Результирующее описание схемы на языке VHDL Описание схемы на языке SF N

8. Общий маршрут проектирования СБИС 10x 101 X01 100 110 110 11x 010 Исходная система булевых функций: – VHDL-описание; – формат SF SDF – матричная форма; – формат SF LOG – логические уравнения Результат покрытия: сеть элементов КМОП-библиотеки в формате SF CONNECT – структурное описание netlist x = ab’ + b’c + abc’ y = abc’ + ab z = ab’ Покрытие Библиотечными элементами Троичные матрицы Технологически независимая оптимизация на логическом уровне Технологически зависимая оптимизация на логическом уровне VHDL Логическиеуравнения netlist layout Двухуровневой и Многоуровневой логики Система ЭЛС

9. Технологический процесс проектирования логических схем в программном комплексе ЭЛС

10. Технологический процесс проектирования логических схем в программном комплексе ЭЛС

11. Работа программного комплекса ЭЛС Окно с приветствием Рабочее окно настройки Линейка инструментов системы ЭЛС

12. Окна программного комплексаЭЛС в режиме проектирования В режиме оптимизации двухуровневой логики

13. Минимизация булевых функций с учетом энергопотребления n, m, k– число аргументов, функций, конъюнкций системы ДНФ; l1, l2– число литералов и kmin1, kmin2– конъюнкций минимизированных систем ДНФ; Ps1, Ps2– оценки переключательной активности подсхем; t1, t2– время в сек. Pentium 4 (3гГц) Сигнальные вероятности: p1 = 0.10; p2 = 0.13; p3 = 0.16; p4 = 0.19;p5 = 0.22;p6 = 0.25; p7 = 0.28; p8 = 0.31; p9 = 0.34; p10 = 0.37; p11 = 0.40;p12 = 0.43;p13 = 0.46; p14 = 0.49; p15 = 0.52

14. Оптимизация многоуровневых представлений y1 = ^a+(^b*^e)+(^_b*^f); y2 = ^a*(^(^((^_b*^c)+(^b*^d)))); _b = ^b; y1 = ^a+^b*^e+b*^f; y2 = ^a*b*^c+^a*^b*^d; Факторизация

15. Синтез схем из вентилей с учетом энергопотребления n– число элементов,m– число транзисторов,k1– число переключений транзисторов, k2– число переключений транзисторов по алгоритму Закревского,max– максимальное число переключений транзисторов Leonardo ЭЛС

16. Синтез схем из библиотечных элементов в системе ЭЛС Дерево иерархии блоков Булевы функции в матричной форме CONNECT d329 A=x14 e329 A=x0 f329 D=x10 A=d329.O B=x15C=e329.O g329 A=x18 h329 D=x16 A=f329.O B=g329.O C=x17 i329 D=x10 A=d329.O B=x15 C=e329.O j329 A=x17 k329 D=j329.O A=i329.O B=x18 C=x16 l329 A=x16 m329 A=x15

17. Верификация состояний проекта Верификация выполняется для любых пар состояний одного и того же проекта

18. Оценка энергопотребления на основе логического VHDL-моделирования Подсчет числа переключений транзисторов: VHDL модель расширена монитором для сбора статистики переключений,который строится автоматически

19. Методика оценки энергопотребления КМОП СБИС на схемотехническом уровне Маршрут аналогового моделирования : Схема  VHDL-описание  netlist КМОП-схемы в формате Edif (LeonardoSpectrum)  SPICE-описание схемы (схемотех. моделирование AccuSim II) Результат схемотехнического моделирования Потребление тока КМОП-схемой (512 тактов) 19

20. Выводы Программный комплекс ЭЛС позволяет • синтезировать логические схемы из библиотечных КМОП элементов; • подготовить тесты и оценить энергопотребление на этапе логического проектирования; • сформировать описания схеми подготовить тесты для схемотехнического моделирования, что приводит - к сокращению сроков проектирования; - к уменьшению площади и энергопотребления функциональных блоков КМОП СБИС.