1 / 23

V1CP1 – week 6

V1CP1 – week 6. Central Processing Unit. CPU. MEMORY. I/O. adresbus databus controlebus. Blokschema computersysteem (recap). n bepaalt het adresbereik – max. 2 n geheugenregisters m – vaak gelijk aan het aantal bits per register. Central Processing Unit (CPU). Bron: Wikipedia.

mickey
Download Presentation

V1CP1 – week 6

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. V1CP1 – week 6 Central Processing Unit

  2. CPU MEMORY I/O adresbus databus controlebus Blokschema computersysteem(recap)

  3. n bepaalt het adresbereik – max. 2n geheugenregisters m – vaak gelijk aan het aantal bits per register Central Processing Unit (CPU) Bron: Wikipedia

  4. Instructie register 1001001001001110 adresbus ICU Registers BIU databus TU 1001001001001110 PC Stack pointer controlebus ALU Status register Opbouw van de CPU

  5. Onderdelen van de CPU CPU = Central Processing Unit • ICU = Internal Control Unit • TU = Timing Unit • ALU = Arithmetic Logic Unit • BIU = Bus Interface Unit • Registers (general purpose) • Program Counter (PC) • Stackpointer • Statusregister • Instruction register

  6. Stored Program Architecture John von Neumann (28-12-1903 - 8-2-1957)

  7. Instructie register 1001001001001110 1001101101100011 ICU Registers BIU TU 1001001001001110 PC 0011100101111010 Stack pointer ALU Status register Data en instructies staan in het geheugen

  8. Von Neumann cyclus S Store Result F Instruction Fetch E Instruction Execution D Instruction Decode

  9. Werking van een processor • Haal een instructie op (Fetch) • zet inhoud PC op adresbus • geef een leessignaal op controlebus • verhoog inoud van PC • plaats data van databus in Instructie Register • Decodeer de instructie (Decode) • Voer de instructie uit (Execute) • Sla het resultaat op (Store) • Ga naar 1

  10. Lees cyclus Schrijf cyclus Schrijf cyclus adres data adres stabiel R/W Bus timing

  11. B A f3 f2 f1 f0 functie 0 0 0 0 C=A 0 0 0 1 C=B 0 0 1 0 C=A+1 functie 0 0 1 1 C=A+B ALU status n z v c 0 1 0 0 C=A-B 0 1 0 1 C=A and B 0 1 1 0 C=A or B …etc… C Arithmetic/Logic Unit (ALU)

  12. 0000011000001000 0x0608Z80: LD B,8 1010011000001000 0xC6086809: LDB #8 0000011000001000 0x06088080: MVI B,8 0x324523 Z80: LD (2345),ALittle Endian 0xB72345 6809: STA 2345Big Endian HighLow Machine instructies

  13. Kenmerken van een instructie • Binaire code (instruction format) • Lengte (aantal geheugenadressen) • Invloed op de statusvlaggen • Hoe vindt de CPU de data voor de instructie(adressing mode) • Hoeveel klokcycli kost de uitvoering

  14. Instructietypen • Verplaatsing(mov, ldr, str) • Bewerking • Logisch(and, or, lsl, … ) • Rekenkundig(add, sub, mul, … ) • Sprong • Conditioneel(beq, bne, … ) • Niet conditioneel(jmp, bra, … ) • Subroutine aanroep(call, ret, …) • Speciale instructies(nop, hlt, swi, … )

  15. CPU demo (ZEP2)

  16. Cache geheugen(in Core 2 Duo) Bron: www.zdnet.com.au

  17. Systeembussen

  18. PCI gebaseerd computersysteem

  19. Accellerated Graphics Port (AGP)

  20. Intel PM855 Chipset Bron: www.intel.com

  21. PCI Express Based System Bron: AV Bhatt, Intel

  22. PCI Express Lanes Bron: AV Bhatt, Intel

  23. Opdrachten • Bestudeer hfdst. 7.4 t/m 7.4.3 • Bestudeer hfdst. 8.3

More Related