４章 論理回路 ４．３ プログラム可能論理素子

1. 計算機アーキテクチャ ４章　論理回路 ４．３　プログラム可能論理素子

2. 論理回路設計の手法 • （１）論理演算（問題を論理式で表現する） • （２）組合せ回路の構成法 • カルノー図　→　AND-OR回路（簡単化） • （３）順序回路の構成法 • 状態遷移図　→　状態遷移表　→　組合せ回路 これまでの知識で、任意の論理回路を設計することができる

3. 論理回路の実現 半導体デバイス① • TTL: Transistor Transistor Logic • ○高速 • ○低出力インピーダンス • ○特有の雑音を発生しない • ×大消費電力（ECLよりは小さい） • ×ワイアドオアが取れない（cf. オープンコレクタ） • ECL: Emitter Coupled Logic • ◎最高速 • ○低出力インピーダンス • ○ファンアウトが大きい • ○供給電力一定 • ○雑音を発生しない • ×大消費電力 • ×容量性負荷に弱い

4. 論理回路の実現 半導体デバイス② • ＭＯＳ: Metal Oxide Semiconductor • ①P-MOS:P-channel-MOS • ×：高速　× ：低消費電力　○ ：駆動電流が大きい • ②N-MOS:N-channel-MOS • 　○：高速　× ：低消費電力　 • ③ＣＭＯＳ：Complementary MOS • ○：高速 • ○：低消費電力 • ×：容量性負荷に弱い。特に配線長の問題

5. 半導体デバイス MOS-FETMetal Oxide Semiconductor

6. 半導体デバイス MOS-FET

7. 半導体デバイス N-MOS-FET

8. 半導体デバイス ＣＭＯＳ：Complementary Metal Oxide Semiconductor

9. 半導体デバイス 製造プロセスの微細化

10. 製造プロセスの微細化による利点

11. SIO(Silicon on Insulator) SOI（Silicon On Insulator） 絶縁膜上に薄いシリコン単結晶層を形成した半導体基板、あるいはこの基板に形成されるデバイス。 MOSトランジスタをSOIで形成すると、特性の改善や寄生容量の低減が図れ、低電圧での動作が可能となり、低電力デバイスを実現できる。完全空乏型と部分空乏型があり、完全空乏型では低電圧化と負荷容量の低減を同時に実現できるが、トランジスタを形成する薄膜シリコン層の厚さを50nm以下と薄くする必要がある。

12. プログラマブルデバイス（PLD) PLD：　Programmable Logic Device ① PLA: Programmable Logic Array AND arrayとOR arrayの組合せで、任意の組合せ回路を表現する。LSI内部などで使われる

13. 論理回路の実現 半導体デバイス • ②PAL: Programmable Array Logic • ヒューズ型。一度配線すると回路は固定される PAL:積和型の組合せ論理回路でORアレイを固定化したもの（単純・高速） ・ゲート数にして数十から１００程度、入力　数にして１０から２０程度 ・フリップフロップをもつものもある GAL (Generic Array Logic):電気的書き換えのできるPAL ・数百ゲート規模のものがある

14. 論理回路の実現 半導体デバイス • ③FPGA: Field Programmable Gate Array • 小さなメモリセルの組合せで「書き換え可能な論理回路」を表現 • メモリ：　アドレスを入力とする組合せ論理を表現 • 現在、数十万から数百万ゲート規模。可変構造のマイクロコンピュータを作ることもできる • ④CPLD：Complex PLD • 積和型のPLDを複数個組み合わせることで、大規模で複雑な動作を行える論理回路を実現 • FPGAほどの柔軟性はないが、より高速である

15. ゲートアレイとスタンダードセル • ゲートアレイ • NANDゲートを二次元行列状に敷き詰めておき、ゲート間の結線を決めることで論理回路の設計を行うもの • ○　カスタムデザイン（ゲートの種別・配置までデザインするもの）より設計コストが安く、設計期間が短くてすむ • ×集積度があがらず、動作速度も低い（特に長い配線による遅延） • スタンダードセル • NAND、NOR、FFなどからなる「標準セルライブラリ」をLSI上のパターンとして作っておき、これを組み合わせて論理回路を作るもの。ライブラリには、「メモリ」「ALU」といったものも含まれる • ○カスタムデザインより設計コストが安く、設計期間が短くてすむ • ○ゲートアレイより集積度が高く、動作速度も大きい • ×カスタムデザインほどは集積度が上がらず、動作速度も遅い ゲートアレイ、スタンダードセルをセミカスタムと総称する • IP（Intellectual Property) • 回路をマクロ化して、著作権で保護したもの。論理回路レベルのソフトIPと、物理的実現（セルの方式や配置配線）を含むハードIPがある。

16. 論理回路のCAD 半導体デバイスの設計 • ①ＣＡＤ: Computer Aided Design（計算機援用設計） • プログラム　→　LSIへ • ②論理の入力 • HDL: Hardware Description Language • 「入力動作を記述するだけ」から「ゲート記述」まで様々なレベル • Verilog HDL, VHDLの２つが標準品 • スキマティック入力 • MIL記号による入力 • ③自動設計 • 自動論理合成 • ＨＤＬなどで記述された状態遷移から回路を合成する。Synopsisが有名 • 自動配置配線 • 自動試験パターン生成

17. 論理回路のCAD（続き） • ④設計検証 • 論理シミュレーション • 論理動作の検証 • 遅延シミュレーション • 目標動作速度の達成を検証 • 消費電力、結線の妥当性などの検証 • ⑤設計データベースシステム • 設計データの効率的な格納、検索、更新を行う

18. 記憶回路（memory,メモリ） メモリの一般形 • メモリ：２進数を記憶する回路 • メモリの機能メモリの機能(1) リード（read、読み出し）与えられたアドレスに記憶されているデータを読み出す(2) ライト (write、書き込み)与えられたアドレスに与えられたデータを書き込む

19. ROM Read Only Memory • ROM： Read Only Memory • 読み出し可能なメモリのこと • ROMの構成（右図） • アドレス線 • チップ選択信号線 • データ線（出力のみ） • 　　（リードライト線はない）

20. ROMの分類

21. Static RAM • RAM：　Random Access Memory 読み書き可能なメモリのこと • SRAM: Static RAM • ○高速で使いやすい ○リフレッシュ、プリチャージ不要 • ×同じゲート規模なら容量はDRAMの１／４以下 中身はFF

22. Dynamic RAM • DRAM: Dynamic RAM • ○大容量 • △やや遅い • △動作が複雑：　リフレッシュ、プリチャージなど • 中身はコンデンサ。64 Mbitが主流。256 Mbitへ

23. DRAMの構成

24. DRAMの動作サイクル：基本図

25. DRAMの動作：　高速ページモード RAS をアクティブにしたあとは、CASと列アドレスの操作だけでデータのアクセスが行える。これによってアクセス時間を半分近くにまで減らすことができる

26. シンクロナスDRAM (SDRAM) ・動作はコマンドの形で与えられる ・すべての動作はクロック信号に同期しており、コマンドとアドレスを与えてから決まったクロック数（２～３）の後に、データが読み書きされる ・データは、コマンドに応じて複数回連続してリードまたはライトされる ・コマンドは、メモリの動作とオーバラップして先行して発行することができる ・１語／１クロックに近いデータの読み書きが可能。 ・高速ページモードのDRAMの数倍から１０倍近い性能向上が得られた DDR SDRAM (Double Data Rate SDRAM) ・シンクロナスDRAMをクロックの立ち上がりと立ち下がりで動作させる ・SDRAMの２倍の動作速度を実現

27. RDRAM (Rambus DRAM) 米 Rambus* 社が開発した Rambus Dynamic Random Access Memory の略。高い帯域幅を可能にするアーキテクチャとプロトコルを搭載しています。また、幅の狭いハイ・パフォーマンスのチャネルは、複数のチャネルを並行して使用することによって、パフォーマンスとメモリ容量のスケーラビリティを実現します。RDRAM は、最高 1.6GB/ 秒の帯域幅を実現しています。インテル850チップセットは、2本の RDRAM を搭載し、3.2GB/ 秒のメモリ帯域幅を実現しています。 ①データ幅を狭く（8ビットなど）し、メモリモジュールを　枝分かれなく直列に接続して信号の乱れを防ぐ②メモリチップ内のセルをバンクにわけて並列化する③シンクロナスDRAMの数分の一のクロック周期で高　速なデータ転送を行えるようにした

28. ① 必要なチップを　縦横に並べる ②データ線とWE 　を全チップに直　接つなぐ ③下位アドレス線　を全チップに直　接つなぐ ④上位アドレス線　はデコードして　各チップの選択　のために使う メモリチップの接続

29. 本日の課題 現時点で汎用パーソナルコンピュータの主記憶としてもっともよく使われているRAMの種類、動作原理、動作速度、１チップあたりの記憶容量を調べてみよ。できれば、なぜそれが使われることになったのか、理由を調査しなさい。 フラッシュメモリ（とFeRAM）がもし開発されていなかったら、ディジタルカメラなどの記憶装置はどのようなものになっていたと考えられるか。 DRAMチップ（シンクロナスDRAM、RDRAMではないふつうのDRAM）を複数用いてアドレス空間を広げるときには、SRAMでは不要だった注意が必要である。それは何か、書きなさい。 　　（ヒント）アドレスを半分ずつ時分割でアドレス線にのせる。上位半分には外付けデコーダへの入力が含まれるが、下位半分には含まれない。