第 3 章组合逻辑电路

第3章组合逻辑电路 3.1逻辑门电路的外特性 3.2 组合逻辑电路分析 3.3 组合逻辑电路设计 3.4设计方法的灵活运用 3.5 组合逻辑电路的险象 3.6计算机中常用的组合逻辑电路设计

3.1逻辑门电路的外特性 实现基本逻辑运算和复合逻辑运算的单元电路称为逻辑门。按制作材料分为： • TTL（Transistor-Transistor-Logic）门：用晶体管制作。特点：速度快、负载能力强，功耗较大、集成度低。 • MOS（Metal-Oxide- Semiconductor）门：用“金属－氧化物－半导体”绝缘栅场效管制作。特点：集成度高、功耗低，速度较慢、负载能力较弱。 TTL门 CMOS门目前，MOS门电路的性能得到极大的提高，大规模、超大规模集成电路一般采用MOS工艺制造。超大规模MOS 集成电路

3.1.1 简单逻辑门电路 简单逻辑门电路指或门、与门及非门电路，也称基本逻辑门。逻辑门由两种MOS管构成：NMOS管、PMOS管 NMOS管：栅极加低电平，漏极与源极间截止，D-S相当于断开的开关 NMOS管的符号 G 栅极 D 漏极 S 源极 BN衬底栅极加高电平，漏极与源极间导通，D-S相当于接通的开关

PMOS管： 栅极加高电平，源极与漏极间截止，D-S相当于断开的开关 PMOS管的符号 G 栅极 S 源极 D 漏极 BN衬底栅极加低电平，源极与漏极间导通，D-S相当于接通的开关

1. 非门电路 用NMOS管和PMOS管互补组成的CMOS非门电路。 A为输入端，F为输出端。输入为高电平时的等效电路。 T6截止，T5导通。结果输出端经T5接“地”，F为低电平。输入为低电平时的等效电路。 T5截止，T6导通。结果电源经T6传到输出端，F为高电平。非门的真值表非门的逻辑表达式非门的逻辑符号

串联非门并联 2. 或门电路 A=1、B =0时的等效电路 CMOS或门电路或门的逻辑符号或门的真值表或门的逻辑表达式

并联非门串联 3. 与门电路与门的逻辑符号 F = A B 与门的真值表与门的逻辑表达式

3.1.2 复合逻辑门电路 将常用的复合运算制成集成门电路，称为复合逻辑门电路。 1. 与非门电路与非门的逻辑表达式与非门的逻辑符号与非门的真值表

2. 或非门电路 或非门的逻辑表达式或非门的逻辑符号或非门的真值表 3. 与或非门电路与或非门的逻辑符号与或非门的逻辑表达式

4. 异或门、同或门 异或门逻辑表达式异或门逻辑门符号同或门逻辑表达式同或门逻辑门符号 “同或”实际上是“异或”之非，因此，“同或”逻辑也叫“异或非”逻辑，其逻辑功能可用“异或”门和“非”门来实现，故“同或”门电路很少用到。

5．三态门 三态门有三种输出状态：低阻抗的0、1状态、高阻抗状态。三态门真值表三态门电路三态门逻辑符号当E = 0时， F = A。表示数据可以从输入端传向输出端。当 E =1时，无论A为何值，上管和下管均为截止，输出端呈高阻态。输入端与输出端被隔离。三态门通常用于多路数据的切换。

3.1.3 门电路的主要外特性参数 • 开门电平VON与关门电平VOFF VON: 使输出达到标准低电平时，应在输入端施加的最小电平值； VOFF: 使输出达到标准高电平时，应在输入端施加的最大电平值。 VON与VOFF的差距越大，抗干扰能力越强，但所需驱动信号的幅度越大。 • 输出高电平VOH与输出低电平VOL VOH ：输入端接低电平、输出端开路时，器件输出的实际电平值； VOL ：输入端接高电平、输出端开路时器件输出的实际电平值。 • 扇入系数Nr Nr: 器件的输入端数目。一般为1～5，最多不超过8。若器件的输入端不够，可采取级联的方式扩展；若器件有多余的输入端，则应在保证所需逻辑功能的前提下，将多余的输入端接“地”或接高电平。 • 扇出系数Nc Nc：输出端最多能驱动其它同类门的输入端的个数。标准TTL门为8。

平均时延tPD tPD：信号通过实际逻辑门时，输出信号滞后于输入信号的平均时间。从输入波形上升沿的50％处，到输出波形下降沿的50％处之间的时间间隔定义为前沿延迟tPLH，定义tPHL为类似的后沿延迟，则平均时延为：平均时延反映了门电路的工作速度。

3.1.4 正逻辑与负逻辑 负逻辑：用高电平 H 表示逻辑值“0”，用低电平 L 表示逻辑值“1”。问题：正逻辑下的与门，在负逻辑下是什么门？与门电路用电平表示与门的功能。注意：不管是正逻辑还是负逻辑，电平关系是一样的。用正逻辑描述与门的逻辑功能，结果为与运算。用负逻辑描述“与门”的逻辑功能。结果为或运算。结论：正逻辑下的与门，在负逻辑下却实现或逻辑运算。

或门与门与门或门与非门或非门与非门或非门异或门同或门 • 照此分析，可得如下结论： • 正逻辑下的或门，在负逻辑下实现与运算； • 正逻辑下的非门，在负逻辑下仍然实现非运算。为便于区分采用何种逻辑，在逻辑符号的输入端上加一个小圆圈表示负逻辑下的门电路符号。常用逻辑门的正逻辑和负逻辑符号如下：

3.2 组合逻辑电路分析 3.2.1逻辑电路的基本特点组合逻辑电路主要由门电路构成。在电路中，任何时刻的输出仅仅取决于该时刻的输入信号，而与这一时刻输入信号作用前电路原来的状态没有任何关系，其电路模型可表示为图3-18，该电路模型用函数式表示为式（3-3）。

3.2 组合逻辑电路分析 目的：已知一个逻辑电路，找出其输入与输出之间的逻辑关系，从而了解电路的逻辑功能。进一步地，还可以评价其设计方案的优劣，改进和完善电路的结构； 3.2.2基本分析方法例3-1 给定逻辑电路如图，分析其功能，并作出评价。给定逻辑电路图从输入端开始逐级写出函数表达式在图中标出有关中间量

分析： A、B、C 三人对某事件进行表决同意用“1”表示；不同意用“0”表示。表决结果为F F = 1：该事件通过； F = 0：该事件未通过。结论：多数表决逻辑。化为最简与或表达式分析电路的逻辑功能列出真值表

写出逻辑 表达式列出真值表分析逻辑功能改进电路结论: 分析的一般步骤：如下图所示逻辑电路图用卡诺图化简表达式

3.2.3计算机中常用组合逻辑电路分析举例 1半加器和全加器用途：组成算术加法运算部件的重要单元电路。先分析两个二进制数的相加过程 : 最低位的情况：两个一位二进制加数参加运算，并产生本位的和及进位位。具有这种功能的算术加法电路称为半加器。半加器的框图逻辑符号其它位的情况：除两个一位二进制加数外，低一级的进位也要参加运算，并产生本位的和及进位位。具有这种功能的算术加法电路称为全加器。全加器的框图逻辑符号

例3-2 分析如图半加器电路。 根据电路写出输出表达式根据表达式写出真值表半加器电路分析：已知一位二进制数的算术运算规则：对比真值表可知：和的低位与S一致、进位位与CO 一致。结论：图示电路实现了半加器。

例3-3 分析如图全加器电路。 全加器电路根据电路写出输出表达式对比真值表可知：和的低位与S一致，进位位与CO 一致。结论：图示电路实现了全加器。根据表达式写出真值表对比算术运算分析

二进制数加法运算的实现 加数：被加数：和：将其逐为相加，较低位相加产生的进位参与较高位相加。最后输出各位和、最高位的进位Co。特点：实现方法简便，但电路的工作速度较慢。因为较高位要完成运算，必须要有较低位送来的进位。在较低位完成运算之前，较高位的输出是不真实的。最终完成运算花费的时间是各级加法器的时延之和。解决办法：采用先行进位的方案（后续课程中讨论）。

3.2.3计算机中常用组合逻辑电路分析举例 2编码器与译码器在数字系统中，往往需要改变原始数据的表示形式，以便存储、传输和处理。这一过程称为编码,译码则是将编码后的数据变换为原始数据的形式。设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。

例分析下图所示电路的逻辑功能，写出表达式和真值表例分析下图所示电路的逻辑功能，写出表达式和真值表

3.2.3计算机中常用组合逻辑电路分析举例 (1)3-8译码器其功能是，将输入的3位二进制码译为8路输出。每一路输出与一组二进制输入对应表3-19 3–8译码器的真值表

3.2.3计算机中常用组合逻辑电路分析举例 (2) 8421码至格雷码编码器

3.2.3计算机中常用组合逻辑电路分析举例 (3) 键盘编码器功能：将某一个按键的输入信号编为相应的8421码。10个按键分别代表十进制数0～9，按下某一按键表示输入对应的十进制数，再由编码电路将其转换为对应的4位二进制码。

3.2.3计算机中常用组合逻辑电路分析举例 (3) 键盘编码器由式（3-11）可列出键盘译码器的真值表，如表3-21所示。可见，表中的输出为8421码。图3-28中的K0无论按下与否，电路的输出B8B4B2B1均为0000。故K0没有与图3-27中的任一个门的输入端相连。 3-11

3.3 组合逻辑设计 组合逻辑设计: 根据给定的逻辑命题，设计出能实现其功能的逻辑电路。 3.3.1 设计流程基本步骤: （1）建立给定问题的逻辑描述。真值表逻辑函数（2）求出逻辑函数的最简表达式。逻辑函数化简（代数法、卡诺图法）（3）选择逻辑门类型并进行逻辑函数变换。尽量选择同类型的门，以便选择器件，降低成本（4）画出逻辑电路

例1：设计一个三人多数表决逻辑。 步骤1 建立给定问题的逻辑描述三人的表决：用逻辑变量C、B、A表示，同意为“1”，不同意为“0”。表决结果：用逻辑变量 F 表示，通过为“1”，不通过为“0”。真值表 0 1 2 3 4 5 6 7 逻辑函数

步骤2 求出逻辑函数的最简表达式 作卡诺图，化简最简表达式 AB C 00 01 11 10 0 1 步骤3 选择逻辑门类型，并变换逻辑函数用与非门实现，变换成与非—与非表达式：

步骤4 画出逻辑电路图 步骤5 画出工作波形图 t0 t1 t2 t3 t4 0 1 0 A 1 0 0 0 0 B 1 1 0 0 1 1 1 C 0 0 0 1 0 F

思考设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。

例2：设计一个比较3位二进制数是否相等的比较器。 步骤1 建立给定问题的逻辑描述两个3位二进制数： A=a3a2a1, B=b3b2b1, 比较结果：用逻辑变量 F 表示，相等为“1”，不相等为“0”。 6个输入量，真值表很大（64行！）分析：只有同时满足 a3=b3、a2=b2 、a1=b1 时 , 才有A=B 考虑异或运算，得：结论： 3个异或项，只要有1个为1，就为“0” a1≠b1时为“1” a3≠b3时为“1” a2≠b2时为“1”

步骤2、3 求出逻辑函数的最简表达式，选择门类型、逻辑函数变换。上步已求出：步骤4 画出逻辑电路图注：也可以用同或门和与门实现：

3.4设计方法的灵活运用 3.4.1多输出函数的组合逻辑设计例2：设计一位全加器解：输入量：加数： Ai，Bi低位的进位：Ci-1 输出量：本位的和： Si 本位产生的进位：Ci 本位的和 Ai Bi 全加器逻辑 Si 加数本位产生的进位 Ci 低位的进位 Ci-1 输出量 2个输入量 3个

根据加法规则，列出真值表 输入输出 • 3个加数： • 若有2个或以上 “1 ” 就产生进位 • 若有奇数个“1”， Si 就为“1”

化简Si AiBi Ci-1 00 01 11 10 0 1 化简Ci AiBi Ci-1 00 01 11 10 0 1

画出逻辑电路 对 Ci 加以变换，还能再减少1个门，具体参见教材。

四位串行加法器

3.4.2包含无关条件的组合逻辑设计 无关条件： n 个输入有 2n 种取值，其中有些取值不可能出现；即使出现了，输出是 “0” 还是 “1” 也无关紧要。例1：判断余3码代表的十进制数是否为合数（4，6，8，9）解：（1）问题分析，求逻辑表达式判断结果 F=1：合数 F=0：非合数余3码余3码： 4个二进制位，有 16 种取值十进制数： 10 种值多出 6 种取值

十进制数 — — — 0 1 2 3 （合数）4 5 （合数）6 7 （合数）8 （合数）9 — — — d0 d1 d：无关项可部分为0，部分为1 根据设计最简来定 d2 逻辑表达式： m7 m9 m11 m12 d13 d14 d15

（2）化简 圈法1：不利用无关项圈法2：利用无关项 AB AB CD CD 00 01 11 10 00 01 11 10 00 01 11 10 00 01 11 10

（3）选择逻辑门类型，变换逻辑表达式 （4）画出逻辑电路

逻辑问题描述—简化真值表—逻辑表达式 例比较器 Comparators的设计输入变量：两个正整数 x = x2x1， y = y2y1 输出函数：三个比较结果F1(x > y)，F2(x < y)，F3(x = y) ①根据先比较高位后比较低位的原则，列出使函数为1的简化真值表：

用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。 1位数值比较器设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得1位数值比较器的真值表。

逻辑表达式 逻辑图

第 3 章组合逻辑电路