1 / 64

論理回路

論理回路. 第 15 回　 PLA およびメモリを用いる 論理回路の設計 http://www.info.kindai.ac.jp/LC 38 号館 4 階 N-411 内線 5459 takasi-i@info.kindai.ac.jp. 論理回路のテクノロジマッピング. 組み合わせ回路 , 順序回路 論理関数で表現 標準化 最適化 論理回路として合成. 論理回路の作成. 部品 IC,LSI( 論理ゲート ,FF 等 ), トランジスタ , ダイオード ,LED, 抵抗 , 基盤 , 導線等 工具 半田、ニッパー等 作るのは大変

nadda
Download Presentation

論理回路

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 論理回路 第15回　PLAおよびメモリを用いる 論理回路の設計 http://www.info.kindai.ac.jp/LC 38号館4階N-411 内線5459 takasi-i@info.kindai.ac.jp

  2. 論理回路のテクノロジマッピング • 組み合わせ回路,順序回路 • 論理関数で表現 • 標準化 • 最適化 • 論理回路として合成

  3. 論理回路の作成 • 部品 • IC,LSI(論理ゲート,FF等),トランジスタ,ダイオード,LED,抵抗,基盤,導線等 • 工具 • 半田、ニッパー等 • 作るのは大変 • 一度作ったものを変更するのはもっと大変

  4. プログラム可能論理回路 • プリント基板で作成した回路 • 一旦作ったものは変更不可能 • 一旦作った回路を簡単に修正できないか？ • プログラム可能(programmable)論理回路 • 論理回路の配線情報をプログラムとして持つ PLA (Programmable logic array)

  5. PLA x1 x2 x3 ダイオード トランジスタ C B1 B2 B3

  6. ダイオードの性質 I I この方向のみ 電流が流れる P型 N型 O O I I それ以外のとき I =1,O =0 のとき O O

  7. 電流 ダイオード部分の論理回路 電圧 降下 x1 x1 x2 x2 B1 B1 x1=0, x2=1 のとき x1=1, x2=1 のとき B1=1 B1=0

  8. x1 x1 x2 x2 x3 x3 B1 B1 ダイオード部分のスイッチの開閉

  9. トランジスタの性質 C コレクタ-エミッタ間に 電流が流れる C N型 B P型 B N型 E E ベース-エミッタ間に 電流が流れると C C E =0,C =1,B =1 のとき それ以外のとき E E

  10. 電流 トランジスタ部分の論理回路 B1=0, B2=1 のとき C =1 C B1 B2 B1=0, B2=0 のとき C =0 C B1 B2

  11. C B1 B2 B3 C B1 B2 B3 トランジスタ部分のスイッチの開閉

  12. x1 x2 x3 C B1 B2 B3

  13. x1 AND x2 B1 OR C B1 B2 PLAの簡易表現 x1 x2 B1 C B1 B2

  14. X O Y Z PLAを用いた論理回路 X Y Z O

  15. X X Y B1 B1 C B1 B2 B3

  16. X C HA Y S 半加算器 例題 PLAを用いた論理回路の解析 • 下図のPLA回路はどんな論理回路か？ X Y C S

  17. 例題 PLAを用いた論理回路の設計 • 下表の論理回路をPLAを用いて設計せよ X Y Z O

  18. 問題 PLAを用いた論理回路 • 次の論理式をPLAを用いて設計せよ X Y Z O

  19. 問題 PLAを用いた論理回路 X • 下図のPLAの論理式を求めよ Y Z O O =

  20. 例題 PLAを用いた全加算器 • 入力 : 1ビット変数 X, Y CIN下位ビットからの繰り上がり • 出力 : SX +Yの1ビットめ COUTX +Yの上位ビットへの繰り上がり

  21. S CO X Y これでも いいが… CI Co S

  22. 000 001 010 011 100 101 110 111 X Y 真理値表を そのまま 写してもいい CI Co S

  23. PLAの特徴 • 長所 • 真理値表をそのまま写せば回路を実装可能 • 回路設計のコストパフォーマンスが高い • 短所 • 回路が最小化されていない • 資源的に損

  24. 問題 PLAを用いた比較器 • 2ビット比較器をPLAを用いて設計せよ

  25. 大電流で ヒューズを 溶かす スイッチOFF 大電流で ダイオードを 壊す スイッチON PLAのスイッチ ヒューズ溶断型 スイッチON 接合破壊型 スイッチOFF 一度書き込むと書き換え不可能

  26. PLAのスイッチ(書き換え可能型) • UV-EPROM(紫外線消去型) Ultra violet erasable programmable ROM • 紫外線照射により書込/消去ができる • EEPROM(電気的消去型) Electric erasable programmable ROM • 通常使用電圧(5V)より高電圧(12～24V)で書込/消去ができる

  27. PLAのスイッチ

  28. メモリとアドレスデコーダを用いた論理回路 • m入力 n出力の論理回路 メモリ (ROM) Xm ア ド レ ス デ コ ｜ ダ X2 X1 O1 O2 On

  29. 000 001 010 011 100 101 110 111 アドレスデコーダ • m 入力2m出力 X2 X1 X0 3入力アドレスデコーダ

  30. 3ビットアドレスデコーダ Q0 Q1 X2 Q2 Q3 ア ド レ ス デ コ ｜ ダ X1 Q4 X0 Q5 Q6 Q7

  31. メモリ(ROM) アドレスを指定すると nビットのデータが 出力される • サイズ2m×nメモリ 2mワード

  32. メモリの構成 • メモリはフリップフロップで構成できる • ROM (Read Only Memory) • 入力 m ビットアドレス X0, X1, …, Xm-1 • 出力 n ビットデータ O0, O1, …, On-1 • RAM (Random Access Memory) • 入力 m ビットアドレス X0, X1, …, Xm-1 nビットデータ I0, I1, …, In-1 読み/書きスイッチ R/W • 出力 n ビットデータ O0, O1, …, On-1

  33. 2ビットアドレス3ビットワードのメモリ Q00 Q01 Q02 00 Q10 Q11 Q12 01 X1 Q20 Q21 Q22 ア ド レ ス デ コ ｜ ダ X0 10 Q30 Q31 Q32 11 メモリ(ROM) O0 O1 O2

  34. 2ビットアドレス3ビットワードのメモリ Q00 Q01 Q02 00 Q10 Q11 Q12 01 X1 Q20 Q21 Q22 ア ド レ ス デ コ ｜ ダ X0 10 Q30 Q31 Q32 11 X1=1, X0=0のとき O0=Q20 O1=Q21 O2=Q22 O0 O1 O2

  35. I0 I1 I2 Q10 Q22 Q31 Q21 Q30 Q32 Q11 Q01 Q20 Q02 Q12 Q00 D00 D20 D30 D32 D22 D02 D10 D31 D12 D11 D21 D01 ck ck ck ck ck ck ck ck ck ck ck ck R/W 00 01 X1 ア ド レ ス デ コ ｜ ダ X0 10 11 メモリ(RAM) O0 O1 O2

  36. I0 I1 I2 Q10 Q22 Q31 Q21 Q30 Q32 Q11 Q01 Q20 Q02 Q12 Q00 D00 D20 D30 D32 D22 D02 D10 D31 D12 D11 D21 D01 ck ck ck ck ck ck ck ck ck ck ck ck R/W 00 01 X1 ア ド レ ス デ コ ｜ ダ X0 10 11 X1=0,X0=1,R/W=0のとき O0 O1 O2

  37. I0 I1 I2 Q10 Q22 Q31 Q21 Q30 Q32 Q11 Q01 Q20 Q02 Q12 Q00 D00 D20 D30 D32 D22 D02 D10 D31 D12 D11 D21 D01 ck ck ck ck ck ck ck ck ck ck ck ck R/W 00 01 X1 ア ド レ ス デ コ ｜ ダ X0 10 11 X1=0,X0=1,R/W=1のとき O0 O1 O2

  38. 例 3ビットアドレス4ワードのメモリ X2=0, X1=1, X0=0 のとき、 O3=1, O2=0, O1=1, O0=1 が 出力される

  39. 例題 メモリを用いた全加算器

  40. 1 1 1 1 1 1 1 1 真理値表の値を そのままROMに 書き込めば 良い X ア ド レ ス デ コ ｜ ダ Y CI S CO

  41. 問題 メモリを用いた多数決回路 • 3変数多数決回路をアドレスデコーダとメモリを用いて設計せよ Z1/2 :賛成過半数で可決 ZAll :満場一致で可決

  42. メモリの特徴 • 長所 • 真理値表をそのまま写せば回路を実装可能 • 回路設計のコストパフォーマンスが高い • 回路の組み換えが容易 • 短所 • 回路が最小化されていない • 資源的に損 • ドントケアに対してもメモリを使用

  43. PLAおよびメモリを用いた順序回路の設計 • 組み合わせ回路 • PLA, アドレスデコーダ+メモリで設計 • 順序回路 • PLA+FF,アドレスデコーダ+メモリ+FFで設計

  44. 0/0 1/1 1/0 0/0 0/0 1/0 例題 PLA,メモリを用いた順序回路 • JKFFを用いて下図の回路を設計せよ 00 11 01

  45. 0 0 0 0 - 0 - 0 1 0 0 - 1 - 0 1 0 0 - - 0 1 1 0 1 - - 0 - - - - - - - - - - 1 1 0 - 0 - 0 0 0 1 - 1 - 1 拡大入力表

  46. J1 K1 J0 K0 O

  47. Q0 Q0 J0 J0 Q1 J1 Q0 Q0 K0 K0 Q1 K1 I 解答例1 Q1 Q1 Q0 Q0 O J1 K1 J0 K0

  48. 000 001 010 011 100 101 110 111 Q0 Q0 J0 J0 Q1 J1 Q0 Q0 K0 K0 Q1 K1 I 解答例2 真理値表を そのまま コピー Q1 Q1 Q0 Q0 O J1 K1 J0 K0

  49. 0 - 0 - 0 0 - - 0 0 - - - - - - 0 - 0 0 0 - 1 - 0 1 - - 0 0 - - - - - - 1 - 1 1 O Q1 Q0 J1 J0 Q0 Q1 K1 K0 I ア ド レ ス デ コ ｜ ダ Q1 Q0 ドントケアは 任意の値に

  50. 0/0 1/1 1/0 0/0 0/0 1/0 1/0 0/0 問題 PLA,メモリを用いた順序回路 • JKFFを用いて下図の回路を設計せよ 00 11 01 10

More Related