7.1 D/A 转换器的分类和组成

1. 第7章 数／模转换器 7.2 D/A转换器的主要技术指标 7.3 并行D/A转换器 7.1 D/A转换器的分类和组成 7.4 单片集成D/A转换器 7.5 D/A转换器接口的隔离 7.6 D/A转换器与微机的接口

2. 7.1 D/A转换器的分类和组成 7.1.1 D/A转换器的分类 按数字量的输入方式分： 并行D/A转换器和串行D/A转换器 分类 按转换形式分： 直接D/A转换器和间接D/A转换器

3. 7.1 D/A转换器的分类和组成 1.并行D/A转换器 转换器的位数与输入数码的位数相同，对应数码的每一位都有输入端,用以控制响应的模拟切换开关把基准电压UREF接到电阻网络。 电阻网络是把基准电压转变成相应的电压或电流，在运算放大器输入端进行总加。

4. 7.1 D/A转换器的分类和组成 2.串行D/A转换器 串行D/A转换器的工作节拍tc是和串行二进制码定时同步的，输入端不需要缓冲器，串行二进制数码在时钟同步下控制D/A转换器一位接一位的工作。因此，转换一个n位输入数码需要n个工作节拍周期，即需要n个时钟周期，转换速度比并行D/A转换器低。

5. 7.1 D/A转换器的分类和组成 7.1.2 D/A转换器的基本组成 • 电阻网络 • 精密电阻或精密电阻网络，转换器的精度直接与电阻有关。 • 2. 基准电源 • 提供标准的、稳定的正、负基准电源。 • 3. 模拟切换开关 • 要求很高的电阻断通比值，防止饱合压降、漏电流等对输出的影响。 • 4. 运算放大器 • 起到的两个作用。

6. 7.2 D/A转换器的主要技术指标 7.2 D/A转换器的主要技术指标

7. 最小输出电压ULSB和满量程输出电压UFSR 最小输出电压ULSB是指输入数字量只有最低位为1时，DAC所输出的模拟电压的幅度。或者说，就是当输入数字量的最低位的状态发生变化时（由0变成1或由1变成0），所引起的输出模拟电压的变化量。对于n位DAC电路，最小输出电压ULSB为

8. 满量程输出电压UFSR定义为：输入数字量的所有位均为1时， DAC输出模拟电压的幅度。有时也把UFSR称为最大输出电压Umax。 对于n位DAC电路，满量程输出电压UFSR为 对于电流输出的DAC，则有ILSB和IFSR两个概念，其含义与ULSB和UFSR相对应。有时也将ULSB和ILSB简称为LSB，将UFSR和IFSR简称为FSR（Full Scale Range）。

9. 7.2 D/A转换器的主要技术指标 1） 分辨率 分辨率是指DAC能够分辨最小电压的能力， 它是D/A转换器在理论上所能达到的精度，我们将其定义为DAC的最小输出电压和最大输出电压之比， 即 (7-1) 显然，DAC的位数n越大，分辨率越高。正因为如此， 在实际的集成DAC产品的参数表中，有时直接将2n或n作为DAC的分辨率。 例如：8位DAC的分辨率为28或8位。

10. 7.2 D/A转换器的主要技术指标 D/A转换器位数与分辨率的关系

11. 7.2 D/A转换器的主要技术指标 2. 精度：绝对精度和相对精度之分 绝对精度:输入满量程数字量时，D/A转换器实际输出值与理论输出值之差，该偏差一般小于±1/2LSB。 相对精度:绝对精度与额定满量程输出值的比值。 （可以用偏差多少LSB来表示或用该偏差相对满量程的百分数表示。）

12. 7.2 D/A转换器的主要技术指标 3. 线性误差：D/A转换器芯片的转换特性曲线与理想特性之间的最大偏差。

13. 转换误差 由于DAC的各个环节在参数和性能上与理论值之间不可避免地存在着差异，所以它在实际工作中并不能达到理论上的精度。 转换误差就是用来描述DAC输出模拟信号的理论值和实际值之间差别的一个综合性指标。  DAC的转换误差一般有两种表示方式： 绝对误差和相对误差。所谓绝对误差，就是实际值与理论值之间的最大差值， 通常用最小输出值LSB的倍数来表示。例如：转换误差为0.5 LSB， 表明输出信号的实际值与理论值之间的最大差值不超过最小输出值的一半。相对误差是指绝对误差与DAC满量程输出值FSR的比值，以FSR的百分比来表示。例如：转换误差为0.02%FSR， 表示输出信号的实际值与理论值之间的最大差值是满量程输出值的0.02%。由于转换误差的存在，转换精度只讲位数就是片面的， 因为转换误差大于1LSB时，理论精度就没有意义了。 

14. 造成DAC转换误差的原因有多种，如参考电压UREF的波动、运算放大器的零点漂移、模拟开关的导通内阻和导通压降、电阻解码网络中电阻阻值的偏差等等。  ① 比例系数误差：是指由于DAC实际的比例系数与理想的比例系数之间存在偏差，而引起的输出模拟信号的误差， 也称为增益误差或斜率误差，如图6- 9所示。这种误差使得DAC的每一个模拟输出值都与相应的理论值相差同一百分比， 即输入的数字量越大，输出模拟信号的误差也就越大。根据以上几种DAC电路的分析可知，参考电压UREF的波动和运算放大器的闭环增益偏离理论值是引起这种误差的主要原因。 

15. 图 6-9 3位DAC的比例系数误差

16. ② 失调误差： 也称为零点误差或平移误差， 它是指当输入数字量的所有位都为0时，DAC的输出电压与理想情况下的输出电压（应为0）之差。 造成这种误差的原因是运算放大器的零点漂移，它与输入的数字量无关。 这种误差使得DAC实际的转换特性曲线相对于理想的转换特性曲线发生了平移（向上或向下），如图6- 10所示。 

17. 图 6-10 3位DAC的失调误差

18. ③ 非线性误差： 是指一种没有一定变化规律的误差，它既不是常数也不与输入数字量成比例，通常用偏离理想转换特性的最大值来表示。这种误差使得DAC理想的线性转换特性变为非线性，如图6- 11所示。 造成这种误差的原因有很多， 如模拟开关的导通电阻和导通压降不可能绝对为零，而且各个模拟开关的导通电阻也未必相同； 再如电阻网络中的电阻阻值存在偏差， 各个电阻支路的电阻偏差以及对输出电压的影响也不一定相同等等，这些都会导致输出模拟电压的非线性误差。

19. 图 6-11 3位DAC的非线性误差

20. 7.2 D/A转换器的主要技术指标 4. 建立时间 D/A转换器的输入数码满量程变化（即从全“0”变成全“1”）时，其输出模拟量达到±1/2LSB范围所需要的时间。 这个参数反映D/A转换从一个稳态值到另一个稳态值过渡的时间长短。建立时间的长短取决于所采用的电路和使用的元件。

21. 转换速度 通常用建立时间（Setting Time）和转换速率来描述DAC的转换速度。 当DAC输入的数字量发生变化后， 输出的模拟量并不能立即达到所对应的数值，它需要一段时间，我们将这段时间称为建立时间。由于数字量的变化量越大，DAC所需要的建立时间越长，所以在集成DAC产品的性能表中，建立时间通常是指输入数字量从全0突变到全1或从全1突变到全0开始， 输出模拟量进入到规定的误差范围内的时间。误差范围一般取±LSB/2。  建立时间的倒数即为转换速率， 也就是每秒钟DAC至少可进行的转换次数。

22. 7.2 D/A转换器的主要技术指标 5. 单调性 当输入数码增加时，D/A转换器的输出模拟量也增加或 至少保持不便，则称为D/A转换器输出具有单调性。 6. 温度系数 在满量程输出条件下，温度每升高10C，输出变化的百分数定义为温度系数。

23. 7.2 D/A转换器的主要技术指标 7. 电源抑制比 通常把满量程电压变化的百分数与电源电压的百分数之比称为电源抑制比。 8. 输出电平 不同信号的D/A转换器的输出电平相差较大，一般为5~10V，有的高压输出型的D/A转换器的输出电平高达24~30V。

24. 7.2 D/A转换器的主要技术指标 9. 输入代码 二进制码、BCD码、双极性时的偏移二进制码、二进制补码等。 10. 输入数字电平 指输入数字电平分别为“1”和“0”时，所对应的输入高低电平的起始数值。 例如：AD7541的输入数字电平： UIH>2.4V UIL<0.8V

25. 7.2 D/A转换器的主要技术指标 11. 工作温度 D/A转换器正常的工作温度要求。 较好的D/A转换器可工作在-400C~850C之间，而一般的转换器工作在00C~700C之间。

26. 7.2 D/A转换器的主要技术指标 技术指标间的关系 分辨率与线性误差的关系： 根据分辨率的定义，位数越多，分辨率越高。但只靠增加转换器的位数，并不能使D/A转换器的分辨率无限增加。其次，如果D/A转换器线性度不理解，有可能使相邻的离散电平重叠或交错，此时再增加位数已无意义。 线性度不良而产生的误差电压（ΔULE）和线性误差（LE）应分别满足下列关系：

27. 7.3 并行D/A转换器 7.3 并行D/A转换器 并行D/A转换器的转换速度比较快，原因是各位代码都同时进行转换，转换时间只取决于转换器中电压或电流的稳定时间及求和时间，这些时间都是很短的。

28. 7.3 并行D/A转换器 7.3.1 数模转换的基本概念 数模转换器DAC的原理框图如图7-3-1所示。其中D（Dn-1Dn-2 ... D1D0）为输入的n位二进制数， SA为输出的模拟信号（模拟电压UA或模拟电流IA），UREF为实现数/模转换所必需的参考电压（也称基准电压）UREF，它们三者之间满足如下比例关系：  (7-3-1) SA = KDUREF 式中，K为比例系数，不同的DAC有各自不同的K值；D为输入的n位二进制数所对应的十进制数值。

29. 7.3 并行D/A转换器 图 7-3-1 DAC的原理框图

30. 7.3 并行D/A转换器 如果假设 (7-3-2) 则式6-1可变为 (7-3-3) 另外必须指出，n位二进制代码有2n种不同的组合，从而对应有2n个模拟电压（或电流）值， 所以严格地讲DAC的输出并非真正的模拟信号， 而是时间连续、 幅度离散的信号。

31. 7.3 并行D/A转换器 一个n位D/A转换电路的结构框图如图7-3-2所示， 它主要由输入数码寄存器、 数控模拟开关、电阻解码网络、 求和电路、 参考电压及逻辑控制电路组成。 输入的数字信号可以串行或并行方式输入； 数字信号输入后首先存储在输入寄存器内， 寄存器并行输出的每一位驱动一个数控模拟开关， 使电阻解码网络将每一位数码翻译成相应大小的模拟量， 并送给求和电路；求和电路将各位数码所代表的模拟量相加便得到与数字量相对应的模拟量。DAC的核心电路是电阻解码网络，下面将主要介绍电阻解码网络这部分电路的工作原理。 

32. 7.3 并行D/A转换器 图 7-3-2 D/A转换器的结构框图

33. 7.3 并行D/A转换器 1. 权电阻网络DAC电路 图7-3-3所示是4位权电阻网络DAC电路的原理图， 该电路由四部分构成： 图 7-3-3 权电阻网络DAC电路原理图

34. 7.3 并行D/A转换器 ① 权电阻网络。该电阻网络由四个电阻构成， 它们的阻值分别与输入的四位二进制数一一对应，满足以下关系：  Ri=2n-1-iR （6- 4） 式中， n为输入二进制数的位数，Ri为与二进制数Di位相对应的电阻值，而2i则为Di位的权值，所以可以看出二进制数的某一位所对应的电阻的大小与该位的权值成反比，这就是权电阻网络名称的由来。例如在图6- 3中，最高位D3所对应的电阻R3=R。

35. 7.3 并行D/A转换器 ② 模拟开关。每一个电阻都有一个单刀双掷的模拟开关与其串联，4个模拟开关的状态分别由4位二进制数码控制。当Di=0时， 开关Si打到右边，使电阻Ri接地；当Di=1时，开关Si打到左边，使电阻Ri接UREF。 ③ 基准电压源UREF。作为A/D转换的参考值， 要求其准确度高、稳定性好。  ④ 求和放大器。通常由运算放大器构成，并接成反相放大器的形式。 

36. 7.3 并行D/A转换器 为了简化分析， 在本章中将运算放大器近似看成是理想的放大器，即它的开环放大倍数为无穷大， 输入电流为零（输入电阻无穷大），输出电阻为零。 由于N点为虚地， 当Di = 0时， 相应的电阻Ri上没有电流；当Di = 1时，电阻Ri上有电流流过，大小为Ii=UREF/Ri。根据叠加原理，对于任意输入的一个二进制(D3D2D1D0)2，应有 (6-5)

37. 7.3 并行D/A转换器 求和放大器的反馈电阻RF = R/2，则输出电压UO为 (6-6) 推广到n位权电阻网络DAC电路，可得 (6-7) 由式6- 6和式6- 7可以看出，权电阻网络DAC电路的输出电压和输入数字量之间的关系与式6- 3的描述完全一致。这里的比例系数K=-1/2n， 即输出电压与基准电压的极性相反。

38. 7.3 并行D/A转换器 权电阻网络DAC电路的优点是结构简单，所用的电阻个数比较少。它的缺点是电阻的取值范围太大，这个问题在输入数字量的位数较多时尤其突出。例如当输入数字量的位数为12位时， 最大电阻与最小电阻之间的比例达到2048∶1， 要在如此大的范围内保证电阻的精度，对于集成DAC的制造是十分困难的。

39. 7.3 并行D/A转换器 2. T型电阻网络DAC电路 图7-3-4所示为4位T型电阻网络DAC电路的原理图， 它克服了权电阻网络DAC电路的缺点，无论DAC有多少位， 电阻网络中只有R和2R两种电阻，但电阻的个数却比相同位数的权电阻网络DAC增加了一倍。 T型电阻网络DAC电路也由四部分构成， 它们是： R- 2R电阻网络、单刀双掷模拟开关（S0、S1、S2和S3）、基准电压ＵREF和求和放大器。  

40. 7.3 并行D/A转换器 图 6-4 T型电阻网络DAC电路原理图

41. 7.3 并行D/A转换器 4个模拟开关由4位二进制数码分别控制，当Di = 0时，开关Si打到右边，使与之相串联的2R电阻接地；当Di = 1时，开关Si打到左边，使2R电阻接基准电压UREF。该电路在结构上有以下特点： ① 如果不考虑基准电压源UREF的内阻，那么无论模拟开关的状态如何，从T型电阻网络的节点（P0、P1、P2、P3）向左、 向右或向下看的等效电阻都等于2R，则从运算放大器的虚地点N向左看去，T型电阻网络的等效电阻等于3R。 ② 当任意一位Di = 1，其余位Dj = 0时，我们可以根据图6-5所示的等效电路，计算出流过该2R电阻支路的电流Ii=UREF/3R， 并且这部分电流每流进一个节点时，都会向另外两个方向分流， 分流系数为1/2。 

42. 7.3 并行D/A转换器 图 6-5 Pi节点等效电路

43. 7.3 并行D/A转换器 例如，当只有D0 = 1时（即只有开关S0接UREF，其余的开关都接地），其等效电路如图6- 6所示。可以看出，经S0流出的电流I0=ＵREF/3R，它要经过四个节点的分流才能到达求和放大器。 在每一节点处，由于向右和向下看的等效电阻都是2R， 所以在每一节点分流时的分流系数都是1/2。因而，流向求和放大器的电流I0′应为I0/24。 

44. 7.3 并行D/A转换器 图 6-6 模拟开关S0单独作用时各个支路的电路

45. 7.3 并行D/A转换器 同理，当D1、D2、D3各自单独为1时，流向求和放大器的电流分别为：I1′= I1/23， I2′ = I2/22， I3′=21 根据叠加原理，对于任意输入的一个二进制数（D3D2D1D0)2，流向求和放大器的电流I∑应为： (6-8)

46. 7.3 并行D/A转换器 求和放大器的反馈电阻RF = 3R，则输出电压UO为: (6-9) 推广到n位T型电阻网络DAC电路， 可得 (6-10)

47. T型电阻D/A转换器的特点： （1）当数字量相应位为“1”时，对应该位的支路电流进入求和放大器的输入端；当数字量相应位为“0”时，对应该位的支路电阻接地，从根本上消除了尖峰脉冲脉冲的产生。 （2）为了进异步提高转换速度，可以使每个支路流过电阻2R的电流保持恒定，即无论输入数字量的各位是“0”还是“1”，对应支路电流的大小不变。

48. 7.3 并行D/A转换器 3. 倒T型电阻网络DAC电路 图6- 7所示为4位倒T型电阻网络DAC电路的原理图， 它同样由R- 2R电阻网络、单刀双掷模拟开关（S0、S1、S2和S3）、 基准电压UREF和求和放大器四部分构成。它与T型电阻网络DAC电路的区别在于：  ① 电阻网络呈倒T型分布。  ② 模拟开关的位置发生了变化。 在T型电阻网络DAC电路中， 模拟开关位于基准电压源和电阻网络之间，并在基准电压和地之间切换； 而在倒T型电阻网络DAC电路中，模拟开关位于电阻网络和求和放大器之间，并在求和放大器的虚地N和地之间切换。当Di = 1时，Si接虚地；当Di = 0时，Si接地。

49. 7.3 并行D/A转换器 图 6-7 倒T型电阻网络DAC电路原理图

50. 7.3 并行D/A转换器 分析倒T型电阻网络，不难看出：无论模拟开关的状态如何， 从任何一个节点（P0、P1、P2、P3）向上或向左看去的等效电阻均为R。 因此我们可以计算出基准电压源UREF的输出电流I=UREF/R，并且每流经一个节点时就产生1/2分流， 则各支路的电流分别为：I0= I/24，I1= I/23， I2= I/22， I3= I/21。