1 / 82

薄膜气相淀积工艺

薄膜气相淀积工艺. 在集成电路制备 中，许多材料由 淀积工艺 形成. 半导体薄膜： Si ， GaAs 介质薄膜 : SiO 2 , BPSG, Si 3 N 4 , 金属薄膜 :Al, Cu. 厚. 与衬底相比 薄膜非常薄. 宽. 长. Oxide. Silicon substrate. 薄膜 是指一种在衬底上生长的薄固体物质。如果一种 固体物质具有三维尺寸， 那么 薄膜是指一维尺寸远远小于两外两维上的尺寸。. Figure 11.4. 对薄膜的要求.

nascha
Download Presentation

薄膜气相淀积工艺

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 薄膜气相淀积工艺

  2. 在集成电路制备 中，许多材料由 淀积工艺形成 • 半导体薄膜：Si，GaAs • 介质薄膜: SiO2, BPSG, Si3N4, • 金属薄膜:Al, Cu

  3. 厚 与衬底相比 薄膜非常薄 宽 长 Oxide Silicon substrate 薄膜是指一种在衬底上生长的薄固体物质。如果一种固体物质具有三维尺寸，那么薄膜是指一维尺寸远远小于两外两维上的尺寸。 Figure 11.4

  4. 对薄膜的要求 • Desired composition, low contaminates, good electrical and mechanical properties. 组分正确，沾污少，电和 机械性能好 • Uniform thickness across wafer, and wafer-to -wafer. • 每一硅片和硅片之间均匀性好 • 3. Good step coverage (“conformal coverage”). • 台阶覆盖性好 • 4. Good filling of spaces. 填充性好 • 5. Planarized films . 平整性好

  5. Step Coverage Issues:

  6. Filling Issues:

  7. Examples or problems in actual structures. a) step coverage in sputter deposition of Al. b). voids in CVD oxide

  8. 可以用深宽比来描述一个小间隙（如槽或孔）深宽比定义为间隙的深度和宽度的比值可以用深宽比来描述一个小间隙（如槽或孔）深宽比定义为间隙的深度和宽度的比值 高深宽比间隙难淀积均匀厚度的膜。随着集成电路特征尺寸的不断减小，对于高深宽比间隙的均匀、无空洞的填充淀积工艺显得至关重要。

  9. Two main types of deposition methods have been developed and are used in CMOS technology: 两种主要的淀积方式 • Chemical Vapor Deposition (CVD) - APCVD, LPCVD, PECVD, HDPCVD • Physical Vapor Deposition (PVD) - evaporation, sputter deposition 化学气相淀积 物理气相淀积 • 区别在于：反应物的来源是否经过化学变化。

  10. 化学气相沉积(CVD) 化学气相沉积是利用气态化合物或化合物的混合物在基体受热面上发生化学反应，从而在基体表面上生成不挥发的涂层。 • 3个要点： • 1. 产生化学变化； • 2. 膜中所有的材料物质都源于外部的源； • 化学气相淀积工艺中的反应物必须以气相形式参加反应。

  11. CVD工艺优点 • （1）CVD成膜温度远低于体材料的熔点。因此减轻了衬底片的热形变，抑制了缺陷生成; 设备简单，重复性好； • （2）薄膜的成分精确可控、配比范围大； • （3）淀积速率一般高于PVD（物理气相淀积，如蒸发、溅射等），效率高；厚度范围广，由几百埃至数毫米，可以实现厚膜淀积，且能大量生产； • （4）淀积膜结构完整、致密，良好的台阶覆盖能力，且与衬底粘附性好。 • （5）CVD方法几乎可以淀积集成电路工艺中所需要的各种薄膜，例如掺杂或不掺杂的SiO2、多晶硅、非晶硅、氮化硅、金属(钨、钼)等 • 缺点是淀积过程容易对薄膜表面形成污染、对环境的污染等

  12. CVD过程

  13. 常用的CVD技术有： (1) 常压化学气相淀积（APCVD）； (2) 低压化学气相淀积（LPCVD）； (3)等离子体辅助 CVD 等离子体增强化学气相淀积（PECVD） 高密度等离子体化学气相淀积（HDPCVD） 另外还有次常压化学气相淀积SAPCVD （sub atmosphere pressure CVD）和MOCVD等。

  14. 1.常压化学气相淀积(NPCVD NormalPressureCVD)(APCVD Atmosphere Pressure) 常压化学气相淀积(APCVD/NPCVD)是指在大气压下进行的一种化学气相淀积的方法，这是化学气相淀积最初所采用的方法。

  15. APCVD系统示意图 4

  16. APCVD的缺点： • 1.硅片水平放置，量产受限，易污染。 • 2.反应速度受多种因素影响，反应室尺寸、气体流速、硅片位置等都会影响速度。 • 3．均匀性不太好，所以APCVD一般用在厚的介质淀积。 • APCVD系统的优点: • 具有高沉积速率，可达6000～10000埃/min 通常在集成电路制程中。APCVD只应用于 生长保护钝化层。

  17. 2. 低压化学汽相淀积(LPCVD) 随着半导体工艺特征尺寸的减小，对薄膜的均匀性要求及膜厚的误差要求不断提高，出现了低压化学气相淀积(LPCVD)。低压化学气相淀积是指系统工作在较低的压强下(一般在100Pa以下)的一种化学气相淀积的方法。LPCVD技术不仅用于制备硅外延层，还广泛用于各种无定形钝化膜及多晶硅薄膜的淀积，是一种重要的薄膜淀积技术。

  18. 在这个系统中沉积室(deposition chamber)是由石英管(quartz tube)所构成，而芯片则是竖立于一个特制的固定架上，可以扩大装片量。 • 在LPCVD系统中须要安装一个抽真空系统，使沉积室内保持在所设定的低压状况，并且使用压力计来监控制程压力

  19. LPCVD系统的优点：具有优异的薄膜均匀度，以及较佳的阶梯覆盖能力，并且可以沉积大面积的芯片；LPCVD系统的优点：具有优异的薄膜均匀度，以及较佳的阶梯覆盖能力，并且可以沉积大面积的芯片； • LPCVD的缺点：沉积速率较低，而且经常使用具有毒性、腐蚀性、可燃性的气体。 • 由于LPCVD所沉积的薄膜具有较优良的性质，因此在集成电路制程中LPCVD是用以成长单晶薄膜及其对品质要求较高的薄膜。

  20. APCVD生长速率快，但成膜均匀性不好，容易产生影响薄膜质量的微粒，基本不应用于集成电路制造。LPCVD反应系统一般要求温度在650℃以上，不能应用到后段。 后段工艺中薄膜生长的反应温度较低，需引入额外的非热能能量或降低反应所需激活能以得到足够反应能量。

  21. 前者代表是PECVD和HDPCVD，等离子体提供的能量大大降低反应所需热能，从而降低反应温度到400℃以下；后者代表是采用TEOS 与O3反应系统的SACVD，由于O3在较低温度下就可以提供氧自由基，反应所需激活能小于TEOS与O2 系统，因此较低温度下也可以提供足够的淀积速率。

  22. 3.等离子体增强化学气相淀积PCVD 或PECVD：Plasma-enhanced CVD 等离子体增强化学气相淀积(PECVD)是指采用高频等离子体驱动的一种气相淀积技术，是一种射频辉光放电的物理过程和化学反应相结合的技术。该气相淀积的方法可以在非常低的衬底温度下淀积薄膜，例如在铝(AL)上淀积Si02。工艺上PECVD主要用于淀积绝缘层。

  23. PECVD是在低压气体上施加一个高频电场，使气体电离，产生等离子体。等离子体中的电子和离子，在电场作用下，不断旋转和运动，获得能量而被加速。这些高能粒子与反应气体分子、原子不断发生碰撞，使反应气体电离或被激活成性质活泼的活性基团。高化学活性的反应物可使成膜反应在较低温度下进行。PECVD是在低压气体上施加一个高频电场，使气体电离，产生等离子体。等离子体中的电子和离子，在电场作用下，不断旋转和运动，获得能量而被加速。这些高能粒子与反应气体分子、原子不断发生碰撞，使反应气体电离或被激活成性质活泼的活性基团。高化学活性的反应物可使成膜反应在较低温度下进行。

  24. 热板式PECVD反应器的结构示意图

  25. PECVD的沉积原理与一般的CVD之间并没有太大的差异。等离子体中的反应物是化学活性较高的离子或自由基，而且衬底表面受到离子的撞击也会使得化学活性提高。这两项因素都可促进基板表面的化学反应速率，因PECVD在较低的温度即可沉积薄膜。PECVD的沉积原理与一般的CVD之间并没有太大的差异。等离子体中的反应物是化学活性较高的离子或自由基，而且衬底表面受到离子的撞击也会使得化学活性提高。这两项因素都可促进基板表面的化学反应速率，因PECVD在较低的温度即可沉积薄膜。 • 在集成电路制程中，PECVD通常是用来沉积SiO2 与Si3N4 等介电质薄膜。PECVD的主要优点是具有较低的沉积温度下达到高的沉积速率

  26. CVD 过程中使用等离子体的好处 1. 更低的工艺温度(250 – 450℃)； 2. 对高的深宽比间隙有好的填充能力(用高密度等离子体)； 3. 淀积的膜对硅片有优良的黏附能力； 4. 高的淀积速率； 5. 少的针孔和空洞，因为有高的膜密度； 6. 工艺温度低，因而应用范围广。

  27. 各种类型 CVD 反应器及其主要特点

  28. 典型物质淀积简介 一、二氧化硅（SiO2）薄膜 • SiO2生长： • 低温CVD氧化层：低于500℃ • 中等温度淀积：500～800℃ • 高温淀积：900℃左右

  29. 1.SiO2的用途 • 非掺杂SiO2:用于离子注入或扩散的掩蔽膜， • 多层金属化层之间的绝缘，场区氧化层 • 掺杂SiO2:用于器件钝化，磷硅玻璃回流， • 将掺磷、硼或砷的氧化物用作扩散源

  30. 400℃ 400℃ 2.淀积SiO2的方法: • 硅烷法和TEOS法 • A.硅烷和氧反应 • 低压化学气相淀积(LPCVD) ：＜500℃ • SiH4+O2 SiO2 +2H2 4PH3+5O2 2P2O5 +6H2（钝化层sio2）

  31. Si(OC2H5)4SiO2 +4C2H4+2H2 650～750℃ • TEOS是正硅酸乙脂。分子式为Si(C2H5O) 4，室温下是一种液体。可以直接分解生成SiO2层。 用TEOS分解法具有温度低，均匀性好，台阶覆盖优良、 膜质量好等优点 • 另一种是通过TEOS与O2/O3反应，来得到SiO2。 • Si(OC2 H5)4+O2→SiO2 +副产物，产物平整度很好， • 但反应温度一般大于600℃。

  32. 用TEOS－O3淀积SiO2 • 臭氧（O3）包含三个氧原子，比氧气有更强的反应活性，因此，这步工艺可以不用等离子体，在低温下（如400℃）进行，因为不需要等离子体，O3就能使TEOS分解，因此反应可以在常压（APCVD,760托）或者亚常压(SAPCVD，600托)下。 • 所以用O3代替O2与TEOS反应可以大大降低反应温度。通过降低反应所需激活能以得到足够反应能量。因此用在集成电路制造后段工艺中。 • 优点：对于高的深宽比槽有良好的覆盖填充能力。 缺点：SiO2膜多孔，因而通常需要回流来去掉潮气并增加膜密度。

  33. APCVD TEOS-O3改善后的台阶覆盖

  34. 二、氮化硅薄膜 1.氮化硅薄膜在集成电路中的主要应用,有三个方面: (1)用作为硅选择氧化和等平面氧化的氧化掩膜； (2)钝化膜； (3)电容介质。 氮化硅的化学汽相淀积：中等温度(780～820℃)的 LPCVD或低温(300℃) PECVD方法淀积

  35. 2. 低压化学气相淀积氮化硅薄膜 • A、氮化硅的低压淀积方程式： • 氮化硅的低压化学气相淀积主要通过硅烷、二氯二氢硅与氨在700-8000C温度范围内反应生成。主要反应式如下 • LPCVD • 3SiH2Cl2+7NH3Si3N4  +3NH4CL  +3HCl +6H2  • PECVD • 3SiH4 + 4NH3  Si3N4 + 12H2

  36. 3.等离子体增强化学气相淀积氮化硅薄膜 A、等离子淀积优点及方程式：等离子增强CVD的突出优点是淀积温度低，最常用的温度是300－3500C。等离子体增强化学气相淀积氮化硅，常由SiH4与氨或SiH4与氮在氩等离子气氛下反应，其反应式如下： SiH4 + NH3 →SiNH + 3H2 ２SiH4 + N2 →2SiNH + 3H2

  37. 用LPCVD 和 PECVD 氮化硅的性质

  38. 高密度等离子体淀积腔 Photo 11.4

  39. 三.多晶硅薄膜 多晶硅的化学汽相淀积：利用多晶硅替代金属铝作为MOS器件的栅极是MOS集成电路技术的重大突破之一，它比利用金属铝作为栅极的MOS器件性能得到很大提高，而且采用多晶硅栅技术可以实现源漏区自对准离子注入，使MOS集成电路的集成度得到很大提高。

  40. 淀积多晶硅 淀积多晶硅一般采用化学汽相淀积（LPCVD）的方法。利用化学反应在硅片上生长多晶硅薄膜。适当控制压力、温度并引入反应的蒸汽，经过足够长的时间，便可在硅表面淀积一层高纯度的多晶硅。

  41. 四、硅化钨 • 金属电极引线，大多用PVD方法来形成，但是这种方法形成的金属薄膜阶梯覆盖能力不好。因此除了金属铝以外，其他金属的淀积全部用CVD法

  42. 1.硅化钨 • 硅化钨熔点高，稳定性好，电阻率低，在集成电路中应用十分广泛 • 主要应用在改善金属铝与硅之间的欧姆接触，以及MOS器件栅极部分的金属层 • 2WF6+7SiH42WSix  ＋3SiF4 +14H2 • Wsix其X值大约在2.6～2.8，此时电阻率较高，约700～900欧.厘米。为降低电阻率，需要经过退火处理。

  43. 2.金属钨 • LPCVD淀积的钨，作为上下金属层间的连接物，称为“插塞钨” 反应一是硅将WF6内的钨还原出来，称为硅还原 反应二称为氢还原反应 反应三称为硅烷还原反应 如果是金属层和硅之间的接触，可利用反应一进行，如果不是则利用反应二。反应三是在整个表面进行钨的淀积，又称“覆盖式钨淀积”

  44. 五、硅玻璃 • PSG (Phosphosilicate Glass, 磷硅玻璃), • BPSG (Borophosphosilicate Glass, 硼磷硅玻璃), • FSG (Fluorinated Silicate Glass, 氟硅玻璃)等 • 二氧化硅原有的有序网络结构，由于硼磷杂质（B2O3，P2O5）的加入而变得疏松，在高温条件下某种程度上具有像液体一样的流动能力（Reflow）。因此BPSG薄膜具有卓越的填孔能力，并且能够提高整个硅片表面的平坦化，从而为光刻及后道工艺提供更大的工艺范围。

  45. 回流前 回流后 PSG PSG 金属或多晶硅 PSG 回流后平坦化的表面 Figure 11.14

  46. 在磷硅玻璃中，磷以P2O5的形式存在，磷硅玻璃由P2O5和SiO2的混合物共同组成；在磷硅玻璃中，磷以P2O5的形式存在，磷硅玻璃由P2O5和SiO2的混合物共同组成； • PSG膜具有吸收和阻挡钠离子向硅衬底扩散的能力，大大改善了器件的稳定性。因此在集成电路中用作钝化膜。 • 其不足之处是磷浓度较高时有吸潮特性，对于要永久黏附在硅片表面的磷硅玻璃来说,P2O5 含量（重量比）不超过4％;浓度太低则不易达到流动和平缓台阶的作用 • 因此，用BPSG来代替PSG。硼的作用：降低回流温度，回流温度随硼含量的增加而降低；（磷：阻挡钠离子的作用） • 一般在BPSG中，硼和磷的含量各占4％，回流温度800～950℃，比PSG降低300 ℃

More Related