1 / 35

第十五章 双稳态触发器和 时序逻辑电路

第十五章 双稳态触发器和 时序逻辑电路. 第一节 基本 双稳态触发器 第二节 钟控双稳态触发器 第三节 寄存器 第四节 计数器 第五节 集成计数器. 第一节 基本 双稳态触发器. 时序逻辑电路与输出状态不仅与输入变量有关，而且还与系统先前的状态有关。. 时序逻辑电路的特点：. ① 包括组合逻辑电路和具有记忆功能的电路或反馈延迟电路。 ②输入、输出之间至少有一条反馈路径。. 触发器是时序逻辑电路的基本单元，是一种具有记忆功能的逻辑电路。能够储存一位二值信号。.

neville-stephens
Download Presentation

第十五章 双稳态触发器和 时序逻辑电路

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第十五章 双稳态触发器和 时序逻辑电路 • 第一节 基本双稳态触发器 • 第二节 钟控双稳态触发器 • 第三节 寄存器 • 第四节 计数器 • 第五节 集成计数器

  2. 第一节 基本双稳态触发器 时序逻辑电路与输出状态不仅与输入变量有关，而且还与系统先前的状态有关。 时序逻辑电路的特点： ①包括组合逻辑电路和具有记忆功能的电路或反馈延迟电路。 ②输入、输出之间至少有一条反馈路径。 触发器是时序逻辑电路的基本单元，是一种具有记忆功能的逻辑电路。能够储存一位二值信号。

  3. 双稳态触发器的特点： ⑴ 具有两个能自行保持的稳定状态； ⑵ 根据不同的输入信号可以置成“1”状态或“0”状态； ⑶ 在输入信号消失后，如果没有新的信号输入，能够保持原状态，直至下一个新的信号输入为止。

  4. 1 1 Q Q Q ＆A ＆B SD RD 0 0 Q Q 两个输出端反相，规定Q的状态为触发器的状态。即Q＝0，Q=1时，称触发器为0态，又称复位； Q＝1，Q=0时，称触发器为1态，又称置位。 RD SD Q 0 1 1 0 1 1 0 0 • 基本R－S触发器 0 Q 1 1 0 0 1 Q 1 0 1 RD＝0，SD=1 触发器复位为0态，称RD为复位端；RD＝1，SD=0 触发器置位为1 态，称SD为置位端。 RD、SD同为1， 触发器保持原状态； RD、SD同为0，触发器状态无法确定，此情况应避免。 0 1 1 0 不 变 *不 定

  5. Q Q SD RD • 与非门组成的R－S触发器为负脉冲有效。 • 基本R－S触发器的约束条件是 • RD＋SD＝1 逻辑符号 • 基本R－S触发器的优点： • 结构简单，具有记忆功能。 • 基本R－S触发器的缺点： • 输出直接受输入控制，具 有不定状态。 负脉冲有效

  6. 第二节 钟控双稳态触发器 • 钟控R－S触发器 • J K 触发器 • D触发器 • T′－T 触发器 • 触发器逻辑功能的转换 • 触发器应用

  7. Q Q ＆A ＆D ＆B ＆C R S Qn+1 0 0 0 1 1 0 1 1 RD SD S R R S CP 一、钟控R－S触发器 为使触发器能按要求在某一时间翻转，外加一时钟脉冲CP来控制。 CP=0， 复位端RD、置位端SD负脉冲有效，不受CP控制 。 C、D门 被封锁； CP=1， Qn 1 0 1 不定 0

  8. Q Q C R S SD RD • CP＝1时，触发器才能翻转。 • CP控制触发器的翻转时刻，R、S控制触发器的翻转状态。 • 钟控R－S触发器为正脉冲有效。 • 钟控R－S触发器的约束条件是 • RS＝0 逻辑符号

  9. Q SD RD Q S R C 例：由钟控R－S触发器组成的T′触发器如图所示，可完成计数功能，试分析其逻辑功能。 解： R＝Q 钟控R－S触发器的CP对触发器 的控制是在一个时间间隔内，而不是 控制在某一时刻。 可见，CP脉冲来一个，触发器翻转一次，即T′触发器可记录CP脉冲个数。 要求CP脉冲宽度要小于触发器翻转所需时间，否则在一个CP作用期间，触发器可能翻转多次，即“空翻”。

  10. Q 从触发器 RD SD Q CP R C S 当CP上升沿 到来时，主触发器发生翻转，当CP下降沿 到来时，从触发器翻转，从而保证在一个CP周期中，触发器的输出只改变一次。 主触发器 R S K C J 二、主从型J K 触发器 主从型J K 触发器由主触发器和从触发器组成，主触发器和从触发器时钟信号反相. 显然，输出状态在CP下降沿到达时改变。因此，这种触发器为下降沿触发。

  11. Qn J K Qn+1 0 0 0 1 1 0 1 1 Qn 0 1 复位端RD、置位端SD负脉冲有效，不受CP控制 。

  12. Q Q C K J SD RD • 主从型J K 触发器将触发器的翻转控制在CP下降沿这一时刻。 • 主从型J K 触发器无不定状态，组成计数电路，可克服空翻。 • 主从型J K 触发器存在一次翻转的问题。即主触发器在CP＝1 期间只能翻转一次，要求J、K 状态在CP＝1期间不能变化。 负脉冲有效 逻辑符号 下降沿触发

  13. CP 例：已知JK触发器（下降沿触发）的输入信号J、K 波形如图，试画出Q的波形（Q初始状态为0）。 1 2 4 3 J K Q

  14. Q Q SD RD D CP D Qn+1 0 1 三、D触发器 D触发器仅在CP前沿到达时翻转，是边沿触发器。 0 1 逻辑符号

  15. 例：试画出D触发器的输出波形（Qn=0）。 1 2 3 CP D • D触发器无不定状态；克服空翻、一次翻转现象。 D触发器的输出状态仅取决于CP上升 沿到达时刻输入的状态。 Q

  16. Q Q Q SD RD CP Q T Qn+1 0 Qn 1 SD RD CP T 四、T′－T 触发器 • T′触发器 • T 触发器

  17. 第三节 寄存器 • 数码寄存器 • 移位寄存器

  18. 一、数码寄存器 寄存器是用于存放各种数码和指令的时序电路。由N个触发器组成的寄存器，能存储N位二进制代码。 按功能分为数码寄存器和移位寄存器。 数码寄存器寄存数码时是从存入端同时存入，取出时又同时从取出端取出，所以又称为并行输入并行输出寄存器。

  19. 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 1 1 0 1 取出 寄存 清零

  20. 1 0 1 二、移位寄存器 移位寄存器按移位方向不同又分为左移、右移和双向移位三种。 1 0 1 1 0 1 1 0 1

  21. 常用寄存器集成电路

  22. 第四节 计数器 • 异步二进制计数器 • 同步二进制计数器 • 十进制计数器

  23. 计数器是统计输入脉冲个数的逻辑部件。除用于直接计数外，还可以用于定时、分频、产生节拍脉冲以及进行数字运算等等。计数器是统计输入脉冲个数的逻辑部件。除用于直接计数外，还可以用于定时、分频、产生节拍脉冲以及进行数字运算等等。 加法计数器 按计数功能分类 减法计数器 可逆计数器 二进制计数器 按数制分类 二－十进制计数器 同步式计数器 按触发器翻转次序分类 异步式计数器

  24. Q2 Q1 Q0 Q Q J J Q F2 J F1 F0 CP K K K 等效十进制数 Q2 Q1 Q0 计数顺序 一、异步二进制计数器 • 异步二进制加法计数器 J0＝K0＝1 0 0 0 J1＝K1＝1 0 012345670 • 状态表 0 0 1 1 J2＝K2＝1 0 1 0 2 0 1 1 3 CP1＝Q0 1 0 0 4 5 1 0 1 CP2＝Q1 1 1 0 6 7 1 1 1 0 0 0 8

  25. 时序图 5 6 7 8 1 2 3 4 CP Q0 Q1 Q2 若CP的频率为f0，则Q0、Q1、 Q2的频率分别为f0／2， f0／4， f0／8。所以计数器有分频作用。

  26. 一个触发器可表示一位二进制数，N个触发器可表示N位二进制数，构成N位二进制计数器，也可称为2N进制计数器。可计（2N－1）个脉冲，实现2N分频。一个触发器可表示一位二进制数，N个触发器可表示N位二进制数，构成N位二进制计数器，也可称为2N进制计数器。可计（2N－1）个脉冲，实现2N分频。 如：四触发器构成的计数器，称为2N＝16进制计数器。可计15个脉冲，实现16分频。

  27. Q1 Q0 Q2 ＆ Q Q J J Q F2 J F1 F0 K K K CP 二、同步二进制计数器 J0＝K0＝1 翻转条件： Q0＝1，F1翻转 Q0 Q1 ＝1，F2翻转 J1＝K1＝Q0 J2＝K2＝ Q0 Q1 触发器在满足翻转条件的情况下，CP脉冲到来时可同时翻转，其速度比异步式快。

  28. 第五节 集成计数器 • T4293 • T4290

  29. 八进制 十六进制 二进制 Q3 Q0 Q2 Q1 Q Q Q J Q RD J RD RD J RD J CP0 K K K K CP1 & R01 R02 R02 + R01 Q0 Q3 R01 R02 Q3 Q2 Q1 Q0 1 1 0 0 0 0 0  计数  0 计数 +5V +－ 14 13 12 11 10 9 8 CP0 CP1 T4293 5 6 7 1 2 3 4 Q2 GND Q1 • T4293（二－八－十六进制计数器） CP0、CP1为时钟输入端，R01、 R02为复位端，当R01＝ R02＝11时，计数器清零。

  30. Q3 Q2 Q1 Q0 T4293 CP1 R02 R01 CP0 101 Q3 Q2 Q1 Q0 T4293 CP1 R02 R01 CP0 例：用T4293分别接成五、九进制计数器。 当用N进制计数器来完成M进制计数功能时(N>M)，将输出端信号反馈到复位端，强迫计数器在顺序计数过程中越过(N－M)个状态。 五进制 000→001→010 →011 000 ← 100 0000→1000 计数至1001，复位 九进制 选用CP1为输入，Q3～Q1为输出。 选用CP0为输入， Q3～Q0为输出。 Q3接R01，Q1接R02 Q3 Q2 Q1＝101， R01＝R02＝1，复位 Q3接R02，Q0接R01、CP1，Q3 Q0＝11，R01＝R02＝1，复位

  31. R02 R01 Q0 Q3 +5V 14 13 12 11 10 9 8 T4290 5 6 7 1 2 3 4 GND Q2 S91 S92 Q1 + +－ CP1 CP0 • T4290（二－五－十进制计数器） 脉冲由CP0输入，Q0输出，为二进制； 脉冲由CP1输入，Q3～ Q1输出，为五进制； 脉冲由CP0输入，Q3～ Q0输出， CP1与Q0相接，为十进制。 CP0、CP1为时钟输入端，R01、 R02为复位端，S91、S92为置9端。 当R01R02＝11时，计数器清零；当S91S92＝11时，计数器置9。

  32. 常用计数器集成电路（TTL）

  33. 例：用T4293设计一个40进制计数器 40＝4×10 Q3 Q2 Q1 Q0 T4293 CP1 R02 R01 CP0 Q3 Q2 Q1 Q0 T4293 CP1 R02 R01 CP0 CP 四进制 十进制

  34. 例：用T4290设计一个48进制计数器 个位8，十位4 Q3 Q2 Q1 Q0 74LS90 CP1 R02 R01 S92 S91CP0 Q3 Q2 Q1 Q0 74LS90 CP1 R02 R01 S92 S91 CP0 CP 十位 个位

  35. 考 试 通 知 考试时间: 12月16日(第11周周日) 上午 9:00~11:00 (逸)B 313 420607班 (逸)B 318 450605班 (逸)B 314 420608班 (逸)B 321 450506班 (逸)B 315 420609班 (逸)B 322 重修 (逸)B 316 450601班 (逸)B 317 450602班

More Related