Hardware Description Language Aula 4 – AHDL ( conclusão) VHDL (introdução)

1. Hardware Description LanguageAula 4 – AHDL (conclusão)VHDL (introdução) Prof. Afonso Ferreira Miguel, MSc

2. AHDL • Registradores

3. TRI_STATE_NODE AHDL • Registradores Bidirecionais

4. 1 e1/1 e0/0 0 0 1 1 0 0 e2/2 e3/3 1 AHDL • Máquinas de estado de MOORE Clique aqui para pegar o código fonte

5. AHDL • Exercício 10 • Implementar uma máquina de estado de MOORE com 4 bits de entrada (+ o clock) e 1 bit de saída. O bit de saída inicialmente deve apresentar o valor ZERO, e deve ir para UM quando receber na entrada o valor 15. Caso ele receba a seqüência 7, 4, 3 a máquina deve voltar ao seu estado inicial ZERO.

6. Oops! 0/0 1/0 e1 e0 0/0 1/0 1/1 0/0 e2 AHDL • Máquinas de estado de MEALY

7. AHDL • MOORE x MEALY

8. AHDL • Exercício 11 • Modificar o exercício 10 para convertê-lo em uma máquina de MEALY. Avaliar o comportamento assíncrono da entrada e saída.

9. 8051 OpenCore processador

10. AHDL • 8051 - OpenCore

11. VHDL Prof. Afonso Ferreira Miguel, MSc

12. VHDL - Introdução • USA DoD  VHSIC Program • VHSIC = Very Hight Speed Integrated Circuit • VHDL = VHSIC Hardware Description Language • 1ª Versão  1985; • Padronizado pelo IEEE • ASICS

13. VHDL – Design Tools • Algumas ferramentas para HDL (síntese e simulação) • MAXPLUS II • QUARTUS • Verilog Mode • Cypress Warp • Silos Verilog HDL • Active-HDL • Model-Sim • Synopsys • Fusion/ViewSim

14. Descreve os pinos de entrada e saída Descreve o comportamento do circuito Entity x Architecture

15. Tipos básicos

16. Entity - Exemplos

17. Entity - Exemplos

18. Bibliotecas padrões

19. Architecture

20. Opcional em algumas ferramentas Atribuição CSAConcurrent Signal Assign

21. Biblioteca Entity Architecture Exemplo de código VHDL

22. Exercício 1 Implementar e simular um Semi-Somador e um Somador-Completo em VHDL. • Criar o símbolo deste módulo; • Criar um Block Diagram (chamado de SOMA) e incluir um Semi-Somador e dois Somadores-Completos para implementar a função de soma de 3 bits: • entradas: A2,A1,A0 e B2,B1,B0; • saídas: Cout, S2,S1,S0. • Compilar e simular o circuito final • Lembrando... • Semi somador: • S = A XOR B • C = A AND B • Somador Completo • S = (A XOR B) XOR Cin • Cout = ((A XOR B) AND Cin) OR (A AND B)

23. Eventos

24. Eventos

25. Nós

26. Nós

27. Exercício 2 Modificar o exercício 1 para utilizar signal no somador completo.

28. Atribuição Condicional

29. Atribuição por seleção

30. Exercício 3 Implementar em VHDL um multiplexador de 4 canais por 4 bits com controle de habilitação. Se não estiver habilitado, a saída deve ficar com o valor “F”.

31. Concatenando

32. Concatenando

33. Não funciona no Quartus! Resolução