第一章绪论

第一章绪论 • 微机硬件基础 • 1）发展概况（CPU） • 第一代：4位，Intel4004, • 第二代：8位，Intel8080等， • 第三代：16位，Intel8086，80186，80286等， • 第四代：32位，Intel80386，80486等， • 第五代：64位，Intel586（Pentium），Power PC等， • 第六代：64位，Pentium Pro,Pentium 2及以上。

第一章绪论 • 微机硬件基础 • 2）微机系统组成——硬件 CPU 存储器 I/O 接口 I/O 设备微机组成（硬件）

第一章绪论 • 微机硬件基础 • 2）微机系统组成——硬件 • 微处理器CPU:由运算器、控制器、寄存器3部分组成。实现运算和控制功能。 • 存储器：由CPU之外的半导体存储器芯片组成，存放程序、操作数、运算的中间结果和最终数据。 • I/O设备及其接口电路：输入设备将程序、原始数据和现场信息送给计算机；输出设备将计算机的计算和处理结果或回答信号以各种形式表现出来。外设与CPU间的硬件连线和信息交换要经接口电路。

第一章绪论 • 微机硬件基础 • 2）微机系统组成——硬件 • 接口电路：是微处理器与I/O设备联系的必经之路，具有协调和转换功能。种类很多。 • 总线：连结微机的各个部件，具有逻辑控制功能。 • 数据总线DB：装载数据和指令代码。总线宽度：总线中信号线的条数。 • 地址总线AB：装载地址信号。宽度由CPU所能直接访问的存储空间容量而定。 • 控制总线CB：CPU向其他部件传送控制信号，其他部件向CPU传送状态信号和请求信号。宽度各异。

第一章绪论 • 微机硬件基础 • 2）微机系统组成——软件系统应配置的软件：操作系统，编译程序，汇编程序，调试程序，诊断程序，标准程序库等。系统软件软件应用软件

第一章绪论 • 微机硬件基础 • 3）地址 • 地址--辨识存储器和I/O寄存器内的存储单元。 • 地址空间--所有地址的组合。 • 字节--存储器和I/O寄存器的单位。1字节=8bit。 • 地址线的多少，决定了地址空间的大小。 • n ----------------2 n

第一章绪论 • 微机硬件基础 • 4）计算机基本操作过程----CPU结构暂存数据和结果分析和执行指令 PC IR PSW SP 控制单元工作寄存器组算术和逻辑运算 I/O控制逻辑 ALU

第一章绪论 • 微机硬件基础 • 4）计算机基本操作过程----CPU结构 • PC：程序寄存器。保存下一条指令地址。自动加1。 • IR：指令寄存器：存储当前正在译码、执行的指令。 • PSW：状态字寄存器：存储前一时刻指令执行的状态标志。 • SP：堆栈指针：保存断点地址和现场信息。

第一章绪论 • 微机硬件基础 • 4）计算机基本操作过程----指令执行流程 • 指令执行过程：取指，分析指令，执行指令。 AB PC PC PC+1 IR ID

启动 CPU发指令地址 CPU取指令 • 指令执行流程 CPU将指令存IR并译码 T 分支？ F 条件分支？ T 执行指令 F 检查PSW T 分支条件满足？ F 设置下一个顺序指令地址设置PC至分支地址

第二章微处理器的工作模式 • 一、80386CPU的内部结构 • 总线接口部件BIU • 指令译码部件IDU • 指令预取部件CPU • 执行部件EU • 段管理部件SU • 页管理部件PU • 上述部件实行流水线作业，提高了CPU性能和总线利用率。

第二章微处理器的工作模式 • 总线接口部件BIU： • 用于访问CPU片外的存储器和I/O口，提供所需地址、数据总线、控制与命令信号。此外，控制协处理器。

第二章微处理器的工作模式 • 指令预取部件CPU： • 80386的CPU中，含有16个字节的指令队列，存放预取指令。 • 按“先进先出”原则进行管理。

第二章微处理器的工作模式 • 指令译码部件IDU： • 对指令的操作码进行译码，并将其存放在指令队列里。

第二章微处理器的工作模式 • 指令执行部件EU： • 80386的EU，含有8个32位通用寄存器，1个64位的移位器。用于数据处理，地址计算。

第二章微处理器的工作模式 • 存储器管理部件MMU： • 分段部件：通过提供寻址器件对逻辑地址空间进行管理，把逻辑地址变换成线形地址。 • 分页部件：将线形地址转换成物理地址。实地址，与地址总线直接相连的内存空间虚地址，由内、外存共同构成的存储空间

第二章微处理器的工作模式 • 二、80386CPU的寄存器结构 • 通用寄存器 • 段寄存器 • 指令指针和标志寄存器 • 控制寄存器 • 系统描述符表寄存器 • 调试寄存器 • 测试寄存器

第二章微处理器的工作模式 • 二、80386CPU的寄存器结构 • 1、通用寄存器：暂存中间结果，加速CPU运行速度。累加器A 可做32位双字操作，E标识如：EAX 16位单字操作，X标识如：AX 8位字节操作，H或L标识如：AH（高） AL（低）基址寄存器B 数据寄存器计数寄存器C 数据寄存器D

第二章微处理器的工作模式 • 二、80386CPU的寄存器结构 • 1、通用寄存器：暂存中间结果，加速CPU运行速度。变址寄存器ESI 用于存放存储器的偏移地址。变址寄存器EDI 指针寄存器EBP 所访问的存储单元相对一个段的起始地址的偏移量指针寄存器ESP

第二章微处理器的工作模式 • 二、80386CPU的寄存器结构 • 2、段寄存器：存放一个存储段的起始地址。 • 代码段CS • 堆栈段SS • 数据段DS，ES，FS，GS • 均为16位寄存器，2 =64K，所以一个段为64K。 • 用户可直接访问，即可通过软件来改变段寄存器中的值。 • 各段间可连续、相邻、间断或重叠。 16

第二章微处理器的工作模式 • 二、80386CPU的寄存器结构 • 3、指令指针EIP：存放下一条要取出的指令偏移量，确定下一条要访问的地址。 • IP值自动加1。

第二章微处理器的工作模式 SF：符号标志 PF：奇偶标志 • 二、80386CPU的寄存器结构 • 4、标志寄存器FR： 31 --------------------------------17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 CF：进位或退位标志 OF：溢出标志 ZF：零标志

第二章微处理器的工作模式 • 二、80386CPU的寄存器结构 • 5、系统描述符表寄存器： • GDTR • IDTR • LDTR • TR 基地址边界全局基地址边界选择子属性基地址边界选择子属性基地址边界

第二章微处理器的工作模式 • 二、80386CPU的寄存器结构 • 6、控制寄存器： • 4个32位的控制寄存器 • CR0：32位，存放机器状态字。 • CR1：保留，保存影响系统任务的机器状态。 • CR2：页故障线形地址。 • CR3：页目录基地址

第二章微处理器的工作模式 • 二、80386CPU的寄存器结构 • 7、调试寄存器 • 8、测试寄存器

第二章微处理器的工作模式 • 三、80386CPU的接口信号------80386微处理器方框图 80386DX MPU A2-A31 HOLD HLDA INTR NMI RESET PEREQ BUSY ERROR DMA 接口 BE0--BE3 D0-D31 中断接口 BS16 W/R D/C M/IO ADS READY NA LOCK M/IO 接口协处理接口

地址线A 字节选通线BE 数据线D 数据总线宽度切换BS16 读写信号W/R 数据/命令控制信号D/C 存储器/IO控制信号M/IO 地址状态ADS 传输确认READY 地址请求NA 总线锁定信号LOCK • 存储器I/O接口

中断接口 可屏蔽中断请求INTR 非屏蔽中断请求NMI 系统复位 RESET

DMA接口 总线请求HOLD 总线响应HLDA

协处理器接口 协处理请求PEREQ 协处理忙信号BUSY 协处理出错ERROR

四、80386非流水线和流水线总线周期 • 1、外部输入时钟CLK2---时钟电路产生。 • 2、内部CPU时钟PLCK的信号频率是外部输入时钟的一半。 • 3、内部CPU时钟的信号周期是外部输入时钟的一倍。 • 例如：CLK2=40MHZ， • 则：T2=25ns( 时钟周期) • T =50ns（CPU时钟周期） • 4、总线周期 • 非流水线和流水线

FFFFFFFFH FFFFFFFEH FFFFFFFDH 4GB 物理地址空间（保护方式） 00000002H 00000001H 00000000H • 五、80386存储器地址空间的硬件结构 • 1、物理存储空间

2、物理存储空间的硬件结构 • 从硬件观点看，物理地址空间可分 • 成4个独立的存储器组，每组数据宽度为1字节，每组的存储空间是1GB。 • 用字节选通信号来选通各个存储器。 • 各个存储器的地址线并联。 • 各个存储器分别提供8位数据线，与DB串联，形成32位数据总线。

总线控制逻辑 地址总线锁存地址译码器数据总线缓冲器存储器写控制逻辑 • 六、80386微机系统结构

第一章 绪论