第五章 时序逻辑电路

1. 第五章 时序逻辑电路 • 5.1 概述 • 5.2 时序逻辑电路的分析方法 • 5.3 若干常用的时序逻辑电路 • 5.4 时序逻辑电路的设计方法 • 5.5 时序逻辑电路中的竞争－冒险现象 返回

2. 5.1 概 述 • 图5.1.1串行加法器电路 • 图5.1.2 时序逻辑电路的结构框图 返回

3. 图5.1.1 串行加法器电路 返回

4. 图5.1.2 时序逻辑电路的结构框图 返回

5. 5.2 时序逻辑电路的分析方法 • 图5.2.1 例5.2.1的时序逻辑电路 • 图5.2.2 图5.2.1电路的状态转换图 • 图5.2.3 图5.2.1电路的时序图 • 图5.2.4 例5.2.3的时序逻辑电路 • 图5.2.5 图5.2.4电路的状态转换图 • 图5.2.6 例5.2.4的异步时序逻辑电路 • 图5.2.7 图5.2.6电路的状态转换图 返回

6. 图5.2.1 例5.2.1的时序逻辑电路 返回

7. 图5.2.2 图5.2.1电路的状态转换图 返回

8. 图5.2.3 图5.2.1电路的时序图 返回

9. 图5.2.4 例5.2.3的时序逻辑电路 返回

10. 图5.2.5 图5.2.4电路的状态转换图 返回

11. 图5.2.6 例5.2.4的异步时序逻辑电路 返回

12. 图5.2.7 图5.2.6电路的状态转换图 返回

13. 5.3 若干常用的时序逻辑电路（一） • 图5.3.1 74LS75的逻辑图 • 图5.3.2 74LS175的逻辑图 • 图5.3.3 CC4076的逻辑图 • 图5.3.4 用D触发器构成的移位寄存器 • 图5.3.5 图5.3.4电路的电压波形 • 图5.3.6 用JK触发器构成的移位寄存器 • 图5.3.7 4位双向移位寄存器74LS194A的逻辑图 • 图5.3.8 用两片74LS194A接成8位双向移位寄存器 • 图5.3.9 例5.3.1的电路 • 图5.3.10 例5.3.1电路的波形图 • 图5.3.11 用T触发器构成的同步二进制加法计数器 • 图5.3.12 图5.3.11电路的状态转换图 下页 返回

14. 5.3 若干常用的时序逻辑电路（二） • 图5.3.13 图5.3.11电路的时序图 • 图5.3.14 4位同步二进制计数器74161的逻辑图 • 图5.3.15 用T’ 触发器构成的同步十六进制加法计数器CC4520 • 图5.3.16 用T 触发器接成的同步二进制减法计数器 • 图5.3.17 单时钟同步十六进制加/减计数器74LS191 • 图5.3.18 同步十六进制加/减计数器74LS191的时序图 • 图5.3.19 双时钟同步十六进制加/减计数器74LS193 • 图5.3.20 同步十进制加法计数器电路 • 图5.3.21 图5.3.20电路的状态转换图 • 图5.3.22 同步十进制加法计数器74160的逻辑图 • 图5.3.23 同步十进制减法计数器电路 • 图5.3.24 图5.3.23电路的状态转换图 上页 下页 返回

15. 5.3 若干常用的时序逻辑电路（三） • 图5.3.25 单时钟同步十进制可逆计数器74LS190的逻辑图 • 图5.3.26 下降沿动作的异步二进制加法计数器 • 图5.3.27 图5.3.26电路的时序图 • 图5.3.28 下降沿动作的异步二进制减法计数器 • 图5.3.29 图5.3.28电路的时序图 • 图5.3.30 异步十进制加法计数器的典型电路 • 图5.3.31 图5.3.30电路的时序图 • 图5.3.32 二－五－十进制异步计数器74LS290的逻辑图 • 图5.3.33 获得任意进制计数器的两种方法 （a）置零法（b）置数法 • 图5.3.34 用置零法将74LS160接成六进制计数器 • 图5.3.35 图5.3.34电路的状态转换图 • 图5.3.36 图5.3.34电路的改进 上页 下页 返回

16. 5.3 若干常用的时序逻辑电路（四） • 图5.3.37 用置数法将74160接成六进制计数器 （a）置入0000（b）置入1001 • 图5.3.38 图5.3.37电路的状态转换图 • 图5.3.39 例5.3.3电路的并行进位方式 • 图5.3.40 例5.3.3电路的串行进位方式 • 图5.3.41 例5.3.4电路的整体置零方式 • 图5.3.42 例5.3.4电路的整体置数方式 • 图5.3.43 环形计数器电路 • 图5.3.44 图5.3.43电路的状态转换图 • 图5.3.45 能自启动的环形计数器电路 • 图5.3.46 图5.3.45电路的状态转换图 • 图5.3.47 移位寄存器型计数器的一般结构形式 • 图5.3.48 扭环型计数器电路 上页 下页 返回

17. 5.3 若干常用的时序逻辑电路（五） • 图5.3.49 图5.3.48电路的状态转换图 • 图5.3.50 能自启动的扭环形计数器 • 图5.3.51 图5.3.50电路的状态转换图 • 图5.3.52 用环型计数器作顺序脉冲发生器（a）电路图（b）电压波形图 • 图5.3.53 用计数器和译码器构成的顺序脉冲发生器（ a）电路图（b）电压波形图 • 图5.3.54 用中规模集成电路构成的顺序脉冲发生器（ a）电路图（b）电压波形图 • 图5.3.55 用扭环型计数器构成的顺序脉冲发生器 • 图5.3.56 用计数器和数据选择器组成的序列信号发生器 • 图5.3.57 用移位寄存器构成的序列信号发生器 • 图5.3.58 图5.3.57中D0的卡诺图 上页 返回

18. 图5. 3.1 74LS75的逻辑图 返回

19. 图5. 3.2 74LS175的逻辑图 返回

20. 图5. 3.3 CC4076的逻辑图 返回

21. 图5. 3.4 用D触发器构成的移位寄存器 返回

22. 图5. 3.5 图5.3.4电路的电压波形 返回

23. 图5. 3.6 用JK触发器构成的移位寄存器 返回

24. 图5. 3.7 4位双向移位寄存器74LS194A的逻辑图 返回

25. 图5. 3.8 用两片74LS194A接成8位双向移位寄存器 返回

26. 图5. 3.9 例5.3.1的电路 返回

27. 图5. 3.10 例5.3.1电路的波形图 返回

28. 图5. 3.11 用T 触发器构成的同步二进制加法计数器 返回

29. 图5. 3.12 图5.3.11电路的状态转换图 返回

30. 图5. 3.13 例5.3.11电路的时序图 返回

31. 图5. 3.14 4位同步二进制计数器74161的逻辑图 返回

32. 图5. 3.15 用T’ 触发器构成的同步十六进制加法计数器CC4520 返回

33. 图5. 3.16 用T 触发器接成的同步二进制减法计数器 返回

34. 图5. 3.17 单时钟同步十六进制加/减计数器74LS191 返回

35. 图5. 3.18 同步十六进制加/减计数器74LS191的时序图 返回

36. 图5. 3.19 双时钟同步十六进制加/减计数器74LS193 返回

37. 图5. 3.20 同步十进制加法计数器电路 返回

38. 图5. 3.21 图5.3.20电路的状态转换图 返回

39. 图5. 3.22 同步十进制加法计数器74160的逻辑图 返回

40. 图5. 3.23 同步十进制减法计数器电路 返回

41. 图5. 3.24 图5.3.23电路的状态转换图 返回

42. 图5. 3.25 单时钟同步十进制可逆计数器74LS190的逻辑图 返回

43. 图5. 3.26 下降沿动作的异步二进制加法计数器 返回

44. 图5. 3.27 图5.3.26电路的时序图 返回

45. 图5. 3.28 下降沿动作的异步二进制减法计数器 返回

46. 图5. 3.29 图5.3.28电路的时序图 返回

47. 图5. 3.30 异步十进制加法计数器的典型电路 返回

48. 图5. 3.31 图5.3.30电路的时序图 返回

49. 图5. 3.32 二－五－十进制异步计数器74LS290的逻辑图 返回

50. 图5. 3.33 获得任意制进计数器的两种方法 （a）置零法 （b）置数法 返回