第 6 章触发器和时序逻辑电路

第6章触发器和时序逻辑电路 6.1 触发器 6.2 时序逻辑电路

6.1触发器 6.1.1概述【特点】用于记忆1位二进制信号，是构成时序逻辑电路的基本单元。 1. 有两个能自行保持的状态 2. 根据输入信号可以置成0或1

【分类】:

6.1.2 基本RS触发器—由与非门构成的基本RS触发器 1．电路结构与符号

2．触发器的工作状态 基本RS触发器在正常工作时，触发器均处于0态或1态。现态和次态：触发器在接收信号之前所处的状态称为现态，用Qn表示；触发器在接收信号之后建立的新稳定状态称为次态用Qn+1表示

3．工作原理 两个与非门结成反馈，R为清零端，S为置1端。 R=0，S=1时，输出端，Q=0状态称0状态； R=1，S=0时，Q=1的状态称1状态； R=1， S=1时，保持状态； R=0，S=0时，不定状态。

4．逻辑功能描述（1）特性表

（2）特性方程（根据特性表列出）

（4）状态转换图（根据激励表画出） （3）激励表（根据特性表列出）

R＝1 S＝X （4）状态转换图（根据激励表画出）

（5）波形图（根据工作原理画出） 【结论】基本RS触发器任何时候均能接收输入信号。根据特性表画输出Q和的波形

(c) (a) (b) 5．集成触发器 74LS279是在在一个芯片中，集成了2个如（a）所示，2个如（b）所示共4个相互独立的由与非门构成的基本RS触发器单元。如图（c）所示的集成块引脚排列。

CC4043是CMOS集成基本RS触发器。

6.1.3同步触发器 1．同步RS触发器（1）电路结构与符号输入门控电路+基本RS触发器，其电路结构与逻辑符号如图所示。

（2）工作原理 CP＝0时，触发器保持原来状态不变。 CP＝1时，工作情况与基本RS触发器相同。

（3）逻辑功能描述 1）特性表

2）特性方程

3）异步置位、复位功能 【结论】同步RS触发器只在Cp高电平期间接收输入信号。【RS触发器注意问题】两个触发控制端具有约束关系。如图所示，有的钟控触发器具有不受同步信号（Cp）控制的直接置位、清零控制端。

2．同步D触发器 （1）电路结构与符号

（2）工作原理 1）同步SR触发器缺点：R、S具有约束关系。 2）D触发器针对这个问题的一种改进，它只有一个控制输入端D。在Cp有效期间，只有一个触发控制端D，其他工作过程与同步RS相同。

（3）逻辑功能描述 1）特性表（Cp有效时） D Qn Qn+1 0 0 0 0 1 0 1 0 1 1 1 1

2）特性方程 3）激励表

4）状态转换图 【结论】D触发器逻辑功能不存在次态不定问题，次态仅取决于控制输入D，而与现态无关。【同步触发器的问题】空翻现象：在一个Cp脉冲有效期间，触发器状态反转两次以上。

6.1.4主从触发器 1．主从RS触发器 1）逻辑符号

2）工作特点 主从触发器内部有两部分组成，分主、从两个部分。 Cp = 1时，主触发器按同步R、S方式工作，从触发器保持； Cp = 0时，从触发器以主触发器的输出作触发信号，按同步R、S方式工作，从触发器保持；其他功能与同步RS相同。

2．主从JK触发器 （1）电路结构与符号

（2）工作原理 在主从RS的输入端引入了Q与，消除了RS触发器的约束关系。当J=S ，K=RQ时，主从JK触发器的工作原理与主从RS触发器类似，但JK触发器没有约束关系。

（3）逻辑功能描述 1）特性表

2）特性方程（由RS触发器方程得） 3）激励表

4）状态转换图 【主从触发器的问题】一次反转现象。

6.1.5边沿触发器 【特点】 1．边沿触发器只在时钟脉冲CP上升沿或下降沿到来时刻接收输入信号，电路状态才发生翻转，从而提高了触发器工作的可靠性和抗干能力，解决了空翻问题。 2．边沿触发器的逻辑功能及功能描述与同步触发器类似。【CMOS触发器的主要特点】 CMOS触发器具有功耗低、输入阻抗高、抗干扰能力强、电源适应范围广等特点，其他基本功能与TTL触发器类似。

6.1.6 触发器的逻辑功能分类及功能转换 1．触发器的逻辑功能分类（1）RS触发器在时钟脉冲CP作用下，根据输入信号R、S取值的不同，凡是具有置0、置1和保持功能的电路，都称为RS触发（2）JK触发器在时钟脉冲CP作用下，根据输入信号J、K取值的不同，凡是具有置0、置1保持和取转功能的电路，都称为JK触发器。（3）D触发器在时钟脉冲CP作用下，根据输入信号D取值的不同，凡是具有置0、置1功能的电路，都称为D触发器。

（4）T触发器 在时钟脉冲CP作用下，根据输入信号T取值的不同，凡是具有保持和取转的电路，都称为T触发器。它是将JK触发器的J、K并联后定义为T。 T触发器的特性方程：（5）T′触发器在时钟脉冲CP作用下，只有翻转功能的电路，都称为T′触发器。 T′触发器是将T触发器的T保持为1得到的。 T′触发器的特性方程：

2．触发器的功能转换 目前生产的时钟控制触发器定型产品中只有JK触发器和D型触发器较多。其它功能的触发器可由这两种触发器转化而成。一般转换过程如下：（1）写出以有触发器和待求触发器的特性方程。（2）变换待求触发器的特性方程，使之形式与以有触发器的特性方程一致。（3）根据方程式，如果变量相同、系数相等则方程一定相等的原则，比较已有和待求触发器的特性方程，求出转换逻辑。（4）根据转换逻辑画出逻辑电路图

【例1】JK触发器→D触发器

【例2】JK触发器→T触发器

【例3】D触发器→T＇触发器

【例4】JK触发器→转换成T＇触发器

6.2 时序逻辑电路 6.2.1概述 1．时序逻辑电路的特点（1）功能上：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。

例：如图串行加法器，两个多位数从低位到高位逐位相加例：如图串行加法器，两个多位数从低位到高位逐位相加（2）电路结构上： ①包含存储电路和组合电路 ②存储器状态和输入变量共同决定输出串行加法器

2．时序逻辑电路的一般结构形式

3．时序逻辑电路的分类 （1）同步时序电路与异步时序电路同步：存储电路中所有触发器的时钟使用统一的时钟脉冲，状态变化发生在同一时刻；异步：没有统一的时钟脉冲，触发器状态的变化有先有后。（2）Mealy型和Moore型 Mealy型（米里型）： Moore型（摩尔型）：

6.2.2 同步时序逻辑电路的分析 【电路分析的任务】根据给定的逻辑电路图，找出在给定输入和时钟脉冲作用，电路状态与输出变量的变化规律，从而确定时序电路的逻辑功能。

【电路分析的一般步骤】 （1）从给定电路写出存储电路中每个触发器的驱动方程，得到整个电路的驱动方程；（2）将驱动方程代入触发器的特性方程，得到状态方程；（3）从给定电路写出输出方程；（4）设定触发器的初态，代入状态方程与输出方程，求次态与输出值，列状态转换真值表；（5）由状态转换表画状态转换图或时序图；（6）确定电路功能与特点。

【例5】分析如图所示的时序逻辑电路

解：同步电路，有外部输入信号X （1）写驱动方程

（2）写状态方程并整理 （3）写输出方程

（4）列状态转换表

（5）画状态转换图和时序图

时序图： （6）确定电路功能当X=0时，是四进制同步计数器；当X=1时，是三进制同步计数器

第 6 章 触发器和时序逻辑电路