第三章门电路

第三章门电路 • 逻辑门电路是数字电路学习的基础，既是数字电路学习的一个难点也是数字电路学习的一个重点。 • 本章重点是掌握判断二级管、三级管的工作状态及电路的分析计算；掌握TTL和CM0S逻辑门电路的外特性、主要参数及使用方法； • 本章难点是TTL、CMOS集成逻辑门的电路结构、参数计算及输入/输出特性的应用。这是历届学生普遍反映的主要难点之一．但不作重点要求。

一.基础知识 • 3.1.1 半导体的基础知识 • 3.1.2 杂质半导体 • 3.1.3 PN 结 • 3.1.4 半导体二极管的结构和类型 • 3.1.5 二极管的伏安特性 • 3.1.6 正、负逻辑

一.基础知识 3.1.1半导体的基础知识半导体 — 导电能力介于导体和绝缘体之间的物质。载流子 — 自由运动的带电粒子。本征半导体 — 纯净的半导体。如硅、锗单晶体。

第 1 章　半导体二极管 本征激发：　　在室温或光照下价电子获得足够能量摆脱共价键的束缚成为自由电子，并在共价键中留下一个空位(空穴)的过程。复合：　　自由电子和空穴在运动中相遇重新结合成对消失的过程。漂移：　　自由电子和空穴在电场作用下的定向运动。

两种载流子 两种载流子的运动电子(自由电子) 自由电子(在共价键以外)的运动空穴(在共价键以内)的运动空穴结论： 1. 本征半导体中电子空穴成对出现，且数量少； 2. 半导体中有电子和空穴两种载流子参与导电； 3. 本征半导体导电能力弱，并与温度有关。

+4 +4 +5 +4 +4 +4 +4 +4 +4 +3 +4 +4 3.1.2 杂质半导体一、N 型半导体和 P 型半导体 P 型 N 型硼原子空穴磷原子自由电子空穴 —多子电子为多数载流子电子 —少子空穴为少数载流子受主离子受主原子施主离子施主原子载流子数空穴数载流子数电子数

3.1.3PN 结 一、PN 结(PN Junction)的形成 1. 载流子的浓度差引起多子的扩散内建电场 P区 N区 2. 复合使交界面形成空间电荷区 (耗尽层) 空间电荷区特点: 无载流子，阻止扩散进行，利于少子的漂移。 3. 扩散和漂移达到动态平衡扩散电流等于漂移电流，总电流 I = 0。

P 区 N 区限流电阻 IR IF P区 N区 R 内电场  + 外电场 +  U R U 二、PN 结的单向导电性 1. 外加正向电压(正向偏置) — forward bias 扩散运动加强形成正向电流 IF 。外电场使多子向 PN 结移动, 中和部分离子使空间电荷区变窄。 IF = I多子  I少子I多子内电场外电场 2. 外加反向电压(反向偏置) — reverse bias 漂移运动加强形成反向电流 IR 外电场使少子背离 PN 结移动，空间电荷区变宽。 IR = I少子0 PN 结的单向导电性：正偏导通，呈小电阻，电流较大; 反偏截止，电阻很大，电流近似为零。

铝合金 小球正极引线 N 型锗片正极引线负极引线 PN 结正极引线负极引线金锑合金 N型锗 P 触丝外壳负极引线底座 N 点接触型面接触型 P 型支持衬底集成电路中平面型 3.1.4 半导体二极管的结构和类型构成： PN 结 + 引线 + 管壳 = 二极管(Diode) 符号： A (anode) C (cathode) 分类：点接触型硅二极管面接触型按材料分按结构分锗二极管平面型

3.1.6 正、负逻辑 门电路的作用：是用以实现逻辑关系的电子电路，与基本逻辑关系相对应。门电路的主要类型：与门、或门、与非门、或非门、异或门等。一般采用正逻辑门电路的输出状态与赋值对应关系：正逻辑：高电位对应“1”；低电位对应“0”。负逻辑：高电位对应“0”；低电位对应“1”。混合逻辑：输入用正逻辑、输出用负逻辑；或者输入用负逻辑、输出用正逻辑。

Vcc Vcc R VO 1 V K V 0 0V K开------VO输出高电平，对应“1” 。 K合------VO输出低电平，对应“0” 。在数字电路中，对电压值为多少并不重要，只要能判断高低电平即可。

第三章门电路 3.1 半导体的基础知识 3.2 二极管门电路 3.3 CMOS门电路 3.5 TTL门电路

iD uD iD uD UD(on) iD I uD U 3.2 二极管门电路 3.2.1 理想二极管及二极管特性的折线近似一、理想二极管符号及等效模型特性正偏导通，uD = 0；反偏截止， iD = 0 U(BR) =  二、二极管的恒压降模型（外电路电源电压低，电阻大） 0.7 V (Si) uD = UD(on) 0.2 V (Ge) UD(on) 三、二极管的折线近似模型（外电路电源和电阻都很小时） rD 斜率1/ rD UD(on) UD(on)

1 0 获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。在逻辑门电路中：正逻辑用高电平表示1，低电平表示0 负逻辑用高电平表示0，低电平表示1 1 0 CMOS门用正逻辑 PMOS门用负逻辑基本开关电路单开关电路互补开关电路

3.2 半导体二极管门电路 3.2.1 半导体二极管的开关特性 Ui<0.5V 二极管截止 iD=0 ui＝0V时，二极管截止，如同开关断开，uo＝0V。 Ui>0.5V 二极管导通 ui＝5V时，二极管导通，如同0.7V的电压源，uo＝4.3V。

当外加电压由反向突然变为正向时，要等到PN结内部建立起足够的电荷梯度后才开始有扩散电流形成，因而正向电流的建立稍微滞后一点。当外加电压由反向突然变为正向时，要等到PN结内部建立起足够的电荷梯度后才开始有扩散电流形成，因而正向电流的建立稍微滞后一点。影响二极管的开关时间主要是反向恢复时间，不是开通时间。反向恢复时间（几纳秒内）当外加电压突然由正向变为反向时，存储电荷在反向电场的作用下，形成较大的反向电流。经过ts后，存储电荷显著减少，反向电流迅速衰减并趋于稳态时的反向饱和电流。反向恢复时间即存储电荷消失所需要的时间，它远大于正向导通所需要的时间。这就是说，二极管的开通时间是很短的，它对开关速度的影响很小，以致可以忽略不计。

3.2.2 二极管与门 A Y B 二极管与门的逻辑电平和真值表 A、B输入高电平为VIH=3V、低电平VIL=0V，二极管导通压降VD=0.7V。 A、B中只要有一个是低电平，必有一个二极管导通，使输出钳位为0.7V，逻辑0。 A、B同时为1，两个二极管都导通，输出 3.7V ，逻辑1。 Y=A•B 1 0 0.7V 3.7V 1

3.2.3 二极管或门 二极管或门的逻辑电平 A、B中有一个是高电平，输出端电位为2.3V，逻辑1； A、B同时为低电平时，输出才是0。 Y=A+B 3 0 2.3V 0V 0

3.3 CMOS门电路 G S D D N N G P S 3.3.1 MOS管的开关特性在CMOS集成电路中，以金属－氧化物－半导体场效应管（MOS管)作为开关器件。一、MOS管的结构和工作原理漏极金属铝导电沟道两个N区栅极源极 P型衬底 SiO2绝缘层 N沟道增强型

vDS vGS S iD=0 D S D G B N N P vGS=0时在漏极和源极之间加电压vDS，iD=0。 D、S间相当于两个背靠背的PN结不论D、S间有无电压，均无法导通。

VDS VGS S D G N N P vGS>0时 vGS>VGS(th)，形成电场G—B,把衬底中的电子吸引到上表面，除复合外，剩余的电子在上表面形成了N型层（反型层）为D、S间的导通提供了通道。源极与衬底接在一起 N沟道 VGS(th)称为阈值电压(开启电压） VGS升高，导电沟道的截面积加大，iD增加。VGS控制iD的大小。可以通过改变vGS的大小来控制iD的大小。

二、MOS管的输入、输出特性 特点：对于共源极接法的电路，栅极和衬底之间被二氧化硅绝缘层隔离，所以栅极电流为零。夹断区（截止区）条件：整个沟道都夹断用途：做无触点的、断开状态的电子开关。可变电阻区输出特性曲线（漏极特性曲线）条件：源端与漏端沟道都不夹断特点:(1)当vGS为定值时,iD是vDS的线性函数，管子的漏源间呈现为线性电阻，且其阻值受vGS控制。在VDS≈0时，导通电阻RON和VGS的关系：（2）管压降vDS很小。用途：做压控线性电阻和无触点的、闭合状态的电子开关。

恒流区：(又称饱和区或放大区） 条件:(1)源极端沟道未夹断 (2)漏极端沟道予夹断特点:(1)受控性：输入电压 vGS控制输出电流 IDS是VGS=2 VGS(th)的iD值在VGS>> VGS(th)，iD近似与VGS2成正比。 iD与VGS关系的曲线称为转移特性曲线，在恒流区VDS对转移特性的影响不大。 (2)恒流性：输出电流iD基本上不受输出电压vDS的影响。用途:可做放大器和恒流源。

三、MOS管的基本开关电路 vO≈vDD vO≈0 当vI=vGS<VGS(th)时，MOS管工作在截止区。D-S间相当于断开的开关。当vI>VGS(th)，且vI继续升高时，MOS管工作在可变电阻区。MOS管导通内阻RON很小，D-S间相当于闭合的开关。

四、MOS管的开关等效电路 D D D D G G G G P 沟道耗尽型 P 沟道增强型 S S S S N沟道增强型 N 沟道耗尽型 MOS管截止时，漏、源之间的内阻非常大，开关断开； MOS管导通时，内阻RON大约1kΩ，阻值较小，与VGS有关，开关闭合。 CI代表栅极电容 P沟道增强型MOS管的结构五、MOS管的四种基本类型在数字电路中，多采用增强型。

3.3.2 CMOS反相器工作原理 VDD PMOS管 T1 vI I vO CMOS电路 T2 NMOS管导通导通截止截止当NMOS管和PMOS管成对出现在电路中，且二者在工作中互补，称为CMOS管(意为互补)。 vI=1 vI=0 一、电路结构 vo=“１” vo=“０” T1、T2开启电压分别为VGS(th)p、VGS(th)N，电路正常工作必须满足 VDD>V GS(th)N+|VGS(th)p| T1和T2总是工作在一个导通一个截止的互补状态，静态功耗极小。这是CMOS电路最突出的一大优点。

二、电压传输特性和电流传输特性 电压传输特性 T1导通T2截止 T1T2同时导通 T2导通T1截止阈值电压VTH T1、T2同时导通，参数对称，vI=1/2VDDvo=1/2VDD，将电压传输特性转折区的中点称为阈值电压VTH VTH=1/2 VDD电压传输特性转折区曲线陡峭，接近理想开关特性。

电流传输特性应尽量避免长期工作在BC段 T1截止 T2截止 BC段T1、T2同时导通，有iD流过T1、T2，在vi=1/2VDD附近iD最大。工作在BC段，动态功耗大。

三、输入端噪声容限 输入高电平时噪声容限：输入低电平时噪声容限：在保证输出高、低电平基本不变的条件下,输入电平的允许波动范围称为输入端噪声容限。 0 0 VOH(min) VIH(min) 1 VOL(max) VIL(max) 1 测试表明：CMOS电路噪声容限VNH=VNL＝30％VDD，且随VDD的增加而加大。噪声容限－－衡量门电路的抗干扰能力。噪声容限越大，表明电路抗干扰能力越强。

3.3.3 CMOS反相器的静态输入输出特性 在输入信号电压的正常工作范围内保护电路不起作用。在输入端出现瞬时的过冲电压时，输入保护电路保证加在C1和C2上的电压不会超过(VDD+VDF)V 一、输入特性从反相器输入看进去的输入电压与输入电流的关系 MOS管的栅极和衬底间存在着以SiO2为介质的输入电容，绝缘介质非常薄，易被击穿，所以应采取保护措施。是一种分布式二极管结构，可以通过较大的电流输入保护电压VDD +VDF 栅极等效电容二极管反向击穿电压30V

iI (mA) -0.7 0 VDD +0.7vI (V) 根据输入保护电路图（a）画出的输入特性曲线在–0.7V< vI <(VDD+0.7)V时输入电流iI≈0。(CMOS门电路的GS间有一层绝缘的SiO2薄层) 在–0.7V ～ (VDD+0.7)V以外的区域，iI的绝对值开始增大，并随vI增加急剧变化（保护电路中的二极管进入导通状态）注意：门电路输入端的绝缘层使输入的阻抗极高，若有静电感应会在悬空的输入端产生不定的电位。CMOS门电路的输入端不允许悬空。

二、输出特性 低电平输出特性高电平输出特性 VOL≈0 VOH≈VDD 在VO= VOL时，随负载电流的增加， VOL值上升。在VO= VOH时，随负载电流的增加， VOH值下降。

3.3.4 CMOS反相器的动态特性 vi vo 50% o o t t 50% 一、传输延迟时间平均传输时间 tpdHL tpdLH

二、交流噪声容限 反相器对窄脉冲的噪声容限----交流噪声容限远高于直流噪声容限。噪声电压作用时间越短、电源电压越高，交流噪声容限越大。三、动态功耗反相器从一种稳定状态突然变到另一种稳定状态的过程中，将产生附加的功耗，即为动态功耗。负载电容充放电所消耗的功率PC 动态功耗： PMOS、NMOS同时导通所消耗的瞬时导通功耗PT。在工作频率较高的情况下，CMOS反相器的动态功耗要比静态功耗大得多，静态功耗可忽略不计。

3.3.5 其他类型CMOS门电路 两个并联的PMOS管T3、T1 导通 vA=1 导通 vB=1 一、其他逻辑功能的CMOS门电路任一输入端为低，设vA=0 输入全为高电平 1.与非门断开 vO=0 vO=1 vA=0 断开

2.或非门 断开 vB=0 vA=0 断开输入端全为低任一输入端为高，设vA=1 导通 vA=1 vO=1 vO=0 导通

3. 带缓冲级的CMOS门电路 带缓冲级的门电路其输出电阻、输出高、低电平以及电压传输特性将不受输入端状态的影响。电压传输特性的转折区也变得更陡。

二、漏极开路输出门电路（OD门） 1 A B Y 0 C A D Y B 普通与非门输出不能直接连在一起实现“线与” (AB)’ “线与” 上拉电阻产生一个很大的电流 (CD)’ 将MOS管的漏极开路构成OD门 0 1 0 1 1 0 1 OD输出与非门的逻辑符号

OD门输出端可直接连接实现线与 VDD RL VIL VIL VDD VIL RL A B Y C D 加一个上拉电阻输出管截止时的漏电流高电平输入电流 RL的选择： IOH n是并联OD门的数目，m是负载门电路高电平输入电流的数目。 Y1 IIH VOH Y2 n个 m个

VDD RL VIH VIL VIL m′是负载门电路低电平输入电流的数目。在负载门为CMOS门电路的情况下，m和m′相等。 m′个 IOL IIL VOL 例: 输出高电平的漏电流IOH(max)=5μA, VOL(max) =0.33V时允许的最大负载电流IOL(max)=5.2mA；负载门的输入电流IIH(max) IIL(max)均为1μA，VDD =5V, VOH≥4.4V ,VOL≤0.33V 求RL取值范围？解：RL(max)= (VDD- VOH)/(nIOH+mIIH) =(5-4.4)/(3×5×10-6+6×10-6)Ω=28.6kΩ RL(min)= (VDD- VOL)/ (IOL(max) -m’|IIL(max)|) =(5-0.33)/(5.2×10-3-6×10-6)Ω=0.9kΩ 28.6kΩ≥RL≥0.9kΩ

三、CMOS传输门 VDD C’ C、C’ 为互补控制信号 C’ PMOS VP uI/uO uO/uI uI uO uO uI VN NMOS C C CMOS传输门电路结构 C’ uI/uO uO/uI TG C 传输门逻辑符号传输门是一个理想的双向开关，可传输模拟信号，也可传输数字信号。工作原理 TG （Transmission Gate）当 C = VDD，uI = 0 ~ VDD 时，VN、 VP 中至少有一管导通，输出与输入之间呈现低电阻，相当于开关闭合。 MOS 管的漏极和源极结构对称，可互换使用，因此 CMOS 传输门的输出端和输入端也可互换。由一对参数对称一致的增强型 NMOS 管和 PMOS 管并联构成 uO = uI，称传输门开通。当 C = 0V，uI = 0 ~ VDD 时，VN、 VP均截止，输出与输入之间呈现高电阻，相当于开关断开。 C = 1，C’ = 0 时，传输门开通，uO = uI； C = 0，C’ = 1 时，传输门关闭，信号不能传输。 uI 不能传输到输出端，称传输门关闭。

双向模拟开关 用CMOS传输门和CMOS反相器可以构成各种复杂的逻辑电路构成异或门：当A=1、B=0时，TG1截止、TG2导通，Y=B’=1；当A=0、B=1时，TG1导通、TG2截止，Y=B=1；当A=B=0时，TG1导通、TG2截止， Y=B=0；当A=B=1时，TG1截止、TG2导通， Y=B’=0；异或逻辑 Y=A⊕B 0 1 0 B’ 1 这一点是无法用一般的逻辑门实现的

四、三态输出的COMS门电路 高电平有效低电平有效 ′ EN A Y 逻辑符号 EN A Y 0 1 1 1 0 三态门总是接在集成电路的输出端，称为输出缓冲器。输出除了高、低电平这两个状态以外，还有第三个状态---高阻状态。 EN’=0 A=1，G4、G5的输出同时为高电平，T1截止、T2导通Y=0； A=0，G4、G5的输出同时为低电平，T1导通、T2截止Y=1。Y=A’反相器正常工作。 1 0 0 1 高阻态 1 0 三态控制端 EN’=1 不管A的状态如何，G4输出高电平、G5输出低电平，T1和T2截止，输出高阻态。

总线结构EN不能同时为1 Y=A’1EN1+A’2EN2+…+A’NENN EN1EN2+EN1EN3+EN2EN3+…=0 双向传输 EN=1，G1工作G2高阻态，数据DO反相后送到总线； EN=0，G2工作G1高阻态，来自总线的数据DI反相后送入电路。

3.3.6 CMOS电路的特点 CMOS电路的优点静态功耗小；允许电源电压范围宽(318V）；扇出系数大，噪声容限大。 CMOS电路的正确使用 1．输入电路的静电保护 CMOS电路的输入阻抗高，极易产生感应较高的静电电压，从而击穿MOS管栅极极薄的绝缘层，造成器件的永久损坏。应注意：（1）所有与CMOS电路直接接触的工具、仪表等必须可靠接地。（2）存储和运输CMOS电路，最好采用金属屏蔽层做包装材料。 2．多余的输入端不能悬空　　可以按功能要求接电源或接地，或者与其它输入端并联使用。 3．输入电路需过流保护

集电极 C C C B B 集电极 C P N N P E B E B 基极 P N 基极 E E 发射极发射极 PNP型三极管 NPN型三极管 3.5 TTL门电路 3.5.1 双极型三极管的开关特性一、双极型三极管的结构

二、双极型三极管的输入特性和输出特性 IC(mA ) IB(A) 100A 4 80 80A 3 60 60A 2 40 40A 1 20 20A IB=0 UBE(V) 0.4 0.8 3 12 UCE(V) 6 9 输入特性曲线饱和区放大区 VON 硅管：0.5~0.7V 锗管：0.2~0.3V 开启电压截止区输出特性曲线

三、双极型三极管的基本开关电路 　　在数字电路中，三极管作为开关元件，主要工作在饱和和截止两种开关状态，放大区只是极短暂的过渡状态。

三极管临界饱和时 的基极电流： ① ui=1V时，三极管导通，基极电流： uo=uCE=VCC-iCRc=5-0.03×50×1=3.5V

第三章 门电路