530 likes | 718 Views
第 1 章 F240x 概述. TI DSP 芯片的命名方法. TMS320LF240x. 合格器件: TMS 系列号: 320 工艺: LF ——Flash EPROM ( 3.3V ); F ——Flash EPROM C ——COMS 器件类型: 240x. 1.1 TMS320 系列 DSP 概况. TMS320 系列 DSP 的体系结构专为实时信号处理而设计,它将实时处理能力和控制器外设功能集于一身,是控制系统进行数字信号处理的理想控制器。. TMS320 系列 DSP 的特性. · 灵活的指令集; · 灵活的内部操作;
E N D
TMS320LF240x 合格器件:TMS 系列号:320 工艺:LF ——Flash EPROM(3.3V); F ——Flash EPROM C ——COMS 器件类型:240x
1.1 TMS320系列DSP概况 TMS320系列DSP的体系结构专为实时信号处理而设计,它将实时处理能力和控制器外设功能集于一身,是控制系统进行数字信号处理的理想控制器。
TMS320系列DSP的特性 · 灵活的指令集; · 灵活的内部操作; · 高速的运算能力; · 改进的并行结构; · 低成本。
同一产品系列的DSP器件 • 具有相同的CPU结构, • 不同的片内存储器和外设的配置。 TMS320LF240x系列DSP控制器的封装: 144-Pin LQFP PGE (LF2407A) 100-Pin LQFP PZ (2406A, LC2404A) 64-Pin TQFP PAG (LF2403A) 64-Pin QFP PG (2402A)。
TMS320LF240x系列DSP控制器的 环境温度为: A级:- 40°C ~85°C S级 :- 40°C ~125°C。 宽温度范围,使控制器能在环境条件比较恶劣的情况下正常运行。
1.2 TMS320LF240x芯片概述 1. 采用高性能静态CMOS技术使供电电压降为3.3V,减小了DSP控制器的功耗。 2.30MIPS的执行速度使指令周期缩短为33ns(30MHz),从而提高了控制器的实时处理能力。
3.控制器的电源管理包括3种低功耗模式 能独立将外设器件转为低功耗模式的功能
4. DSP控制器可实现5个外部中断 (功率驱动保护、复位和2个可屏蔽中断)。 5. 集成了基于系统扫描的JTAG(Joint Test Action Group)标准测试接口(IEEE 1149标准接口):便于对DSP作片上的在线仿真和多DSP条件下的调试。
6. TMS320LF2407A是基于C2xx的CPU内核,保证TMS320LF240x系列DSP代码、指令集与TMS320系列DSP兼容。 7.片内有2.5k的字的数据/程序RAM,其中544字的双口RAM(DARAM)和2k字的单口RAM(SARAM),以及高达32k字的FLASH EEPROM程序存储器(分为4个扇区具有可编程代码保密特性)。还可扩展外部存储器(LF2407)192k字(64k字程序存储器、64k字数据存储器、64k字I/O寻址空间)。
TMS320LF240x内集成的外围设备 1. 两个事件管理模块EVA、EVB; 每个事件管理模块包括: 1)两个16位通用定时器(GP) 2)8个16位宽的脉宽调制PWM通道 3)3个捕获单元和正交编码脉冲电路(QEP)。
应用事件管理器的定时器和PWM能够实现 • 三相逆变器控制 • 产生PWM对称和非对称波形 当外部引脚出现低电平时可快速关闭PWM通道、具有可编程的PWM死区控制以防止上下桥臂同时输出触发脉冲。 事件管理器适用于控制交流感应电机、无刷直流电机、开关磁阻电机、步进电机、多级电机和逆变器。
2. 16通道的A/D转换器; 3. 控制器局域网络(CAN)模块; 4. 串行通讯接口模块(SCI); 5. 16位串行外设通讯模块(SPI); 6. 基于锁相环的时钟发生器; 7. 40个单独编程或复用的通用I/O引脚; 8. 外部存储器接口和看门狗定时器模块。 DSP将存储器和外设集成到控制器内部,可减少系统成本,节约电路板的空间。
1.3 F240x DSP控制器的功能结构图 CPU内核采用先进的哈佛结构(Havard structure)使其具有最大的处理能力。 在这种结构中使用程序总线,数据总线两条独立的存储器总线: 多总线结构允许CPU同时读取数据和指令
DSP的指令支持数据在程序存储器和数据存储器之间传送。DSP的指令支持数据在程序存储器和数据存储器之间传送。 与哈佛结构相配合的4级流水线指令操作系统,可以在单个指令周期中执行多条指令,增加了DSP的处理能力。
功能结构框图 1
1.4 F2407系列DSP引脚功能介绍 • 注: • 粗、斜体引脚名称表明复位后的引脚功能。 • ↑=为内部上拉,↓=为内部下拉。 • (典型的上拉/下拉有效值为±16uA。)
注: VCCA与数字供电电压分开供电(VSSA与数字地分开),以提高ADC抗干扰能力和精确度。
注: 1. 复位后所有的通用I/O引脚为输入状态。 2. 为使控制器能正常地运行,所有的电源引脚(VDD、VDDO、VSS、VSSO)必须正确连接,任一电源引脚都不能悬空。
Flash 是一种高密度,非易失性的电可擦写存储器,而且单位存储比特的价格比传统的EPROM要低,所以十分适合作为外扩的存储器。
注: 1 如果使能引导ROM,将引导ROM占用程序存储器空间的0000-00FF。2407内部有固化的1k ROM保存bootloader代码,数学函数等。 引导加载代码是指这些代码在系统复位的时候,从外部串行器件加载程序,并从外设加载的程序进行传输控制。系统加电后,一般首先在flash中运行引导程序,并完成对用户程序的操作,然后再由DSP高速运行移入的程序。 2 程序存储器空间的0040h-0043h为保留空间。 3 当CNF=1时,地址FE00h-FEFFh和FF00h-FFFFh映射到程序存储器空间的同一物理区(B0)。如:向FE00h写数和向FF00h写数具有同样的效果。为了简化起见,在CNF=1时,将地址段FE00h-FEFFh看作为保留区间。
4 当CNF=0时,地址0100h-01FFh和0200h-02FFh映射到程序存储器空间的同一物理区(B0)。如:向0100h写数和向0200h写数具有同样的效果。为了简化起见,在CNF=0时,将地址段0100h-01FFh看作为保留区间。 5 地址0300h-03FFh和0400h-04FFh映射到程序存储器空间的同一物理区(B1)。如:向0300h写数和向0400h写数具有同样的效果。为了简化起见,在CNF=1时,将地址段0400h-04FFh看作为保留区间。