1 / 80

集成电路工艺技术讲座 第九讲

集成电路工艺技术讲座 第九讲. 双极型集成电路 工艺技术. 双极集成电路工艺技术. 集成电路中的晶体管和无源器件 工艺和设计的界面－设计手册 PN 隔离双极工艺流程 先进双极工艺 工艺和器件模拟在工艺设计中的应用. （ 一）集成电路中的晶体管 和无源器件. NPN 晶体管结构 外延和隔离 埋层和深集电极 PNP 晶体管 集成电阻和电容. 集成电路中的 NPN 晶体管. 集成电路中的 PNP 体管. 集成电路中的 PNP 体管. 集成电阻. 金属. p. n. 集成电阻. Pinch 电阻. P base. N Epi. Ｐ衬底.

rene
Download Presentation

集成电路工艺技术讲座 第九讲

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 集成电路工艺技术讲座第九讲 双极型集成电路 工艺技术

  2. 双极集成电路工艺技术 • 集成电路中的晶体管和无源器件 • 工艺和设计的界面－设计手册 • PN隔离双极工艺流程 • 先进双极工艺 • 工艺和器件模拟在工艺设计中的应用

  3. （一）集成电路中的晶体管和无源器件 • NPN晶体管结构 • 外延和隔离 • 埋层和深集电极 • PNP晶体管 • 集成电阻和电容

  4. 集成电路中的NPN晶体管

  5. 集成电路中的PNP体管

  6. 集成电路中的PNP体管

  7. 集成电阻 金属 p n

  8. 集成电阻 • Pinch电阻 P base N Epi Ｐ衬底

  9. 集成电容 金属 介质层 P+ N

  10. （二）工艺和设计的界面－设计手册 • 器件和工艺指标 • 设计规则 • 简要工艺流程和光刻版顺序 • 光刻版制作要求 • PCM文件 • 模型参数

  11. 2um 18V spec

  12. 2um 18V spec

  13. 设计规则－设计与工艺制作的接口 目的：使芯片尺寸在尽可能小的前提下，避免线条宽度的偏差和不同层版套准偏差可能带来的问题，以提高电路的成品率 内容：根据实际工艺水平(包括光刻特性、刻蚀能力、对准容差等) ，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、面积等规则，分别给出它们的最小值，

  14. 2.c 2.b 2.a ISO Island Dummy island Island BP BN ISO Island 2um 18V设计规则例 BP • a min width 4um • b clearance to BN 8um

  15. DN 3.e 3.b 3.d 3.a DN BN 3.c 3.b BP ISO Island 2um 18V设计规则例 Deep N+ • a Min. Width 4.0um • c BN extension DN 1.0um • d Clearance to BP 9.0um

  16. 4.c 4.b 4.a dummy Island 4.d ISO BN DN ISO Island 2um 18V设计规则例 Isolation (ISO) • aMin. width4.0 • bClearance to BN8.0um • dClearance to DN9.0um

  17. NPN Transistor BN PBAS 8.j 8.i XBAS IR SN SN 8.i PBAS 8.a 8.f 8.g 8.e 8.h 8.b 8.h XBAS DN 8.d SN 8.a 7.a island 8.c Island NEMT ISO(BP) 2um 18V设计规则例 N+ Emitter • a 1 Min. width 4.0 um • i PBAS extension NEMT 1.5um • j Space NEMT 3.0 um

  18. NEMT NPN SN 10.b 10.e 10.c BCONTTO BCONTTO 10.c BCONT 10.d XBAS PBAS BCONTTO BCONTTO 10.a1,2 10.a2 2um 18V设计规则例 contact • a1 Min. Width 2.0um • b XBAS extension BCONT 1.0um

  19. 12.g CO 12.a 12.d M1 12.c M1 CAP 12.h SN PAD 12.e M1 12.i 12.f 2um 18V设计规则例 Metal • a Min. width 3.0um • e Space 2 .0um under 500um parallel line • f Space 3 .0um Over 500um parallel line

  20. Brief Process flow & Mask Sequence • 1 Starting material • 2 Initial oxidation • 3 Buried N photo/etch • 4 BN implant • 5 BN drive-in • 6 Buried P photo • 7 BP implant • 8 Epi growth • 9 Initial oxidation • 10 Deep N+ photo/etch • 11 POCl3 pre-deposition and oxidation

  21. Brief Process flow & Mask Sequence • 12* Pbase photo • 13* PBAS implant • 14* Implanter resistor photo • 15* Resistor implant • 16* Extrinsic Pbase photo • 17* XBAS implant • 18 Drive-in • 19 N Emitter photo/etch • 20 NEMT implant • 21 NEMT drive-in • 22 Capacitor photo/etch

  22. Brief Process flow & Mask Sequence • 23 Capacitor oxidation • 24 Si3N4 deposition • 25 Contact photo/etch • 26 Metal1 deposition • 27 Metal1 photo/etch • 28 Oxide deposition • 29 Via photo/etch • 30 Metal2 deposition • 31 Metal2 photo/etch • 33 USG/SiN Deposition • 33 Pad photo/etch • 34 Alloy

  23. 制版信息 • 光刻机类型和光刻版大小 • 制版工具（图形发生器，电子束制版） • 版材料（石英，低膨胀玻璃） • 制版精度 • 芯片和划片槽尺寸 • 套准和CD标记 • PCM图形插入方案

  24. 制版信息－Process Bias

  25. PCM

  26. （三）PN结隔离双极工艺流程（2um 18V）

  27. 双极IC工艺流程 N+埋层光刻和Sb+注入 75kev 4.5E15cm-2 P (111) Sub 10-20-cm

  28. P 衬底 N+　埋层 双极IC工艺流程 • N+埋层扩散 1225ºC 60’N2+60’O2 12+/-3/sq 4.2um

  29. N+埋层版

  30. 双极IC工艺流程 • P埋层光刻和B+离子注入 50kev 4E14cm-2 P Sub N+

  31. P埋层版

  32. 双极IC工艺流程 18V 8.0 0. 5um 1.70.2cm 36V 13.5 0.8um 4.3 0.43 cm • 外延 N-Epi N+ 埋层 P Sub

  33. 外延层参数选择 • 外延电阻率应主要满足BVbco的要求，可查BV~Nd曲线 • 外延厚度 >Xjbc+Wbc +Wbn 基区 Xjbc Epi Wbc Wbn 埋层

  34. 外延层的质量评价 • 外延电阻率 • 外延厚度畸 • 埋层图形偏移，畸变及对策 • 缺陷（特别在有埋层图形处）

  35. 双极IC工艺流程 • 外延后氧化－DN光刻－ • 磷予淀积(5.40.5/sq)－磷扩散 N-Epi N+ 埋层 P Sub

  36. DN版

  37. 双极IC工艺流程 • 去除全部氧化层，重新生长PAD氧化层 N-Epi N+ 埋层 P Sub

  38. 双极IC工艺流程 80kev 4.1E14cm-2 • 基区(PBAS)光刻和B+注入 • B+注入 N-Epi N+ 埋层 P Sub

  39. 基区版

  40. 双极IC工艺流程 80kev 4.1E14cm-2 • 外基区(XBAS)（隔离）光刻 • B+注入 光刻胶 N-Epi N+ 埋层 P Sub

  41. 基区和非本征基区 • 基区（本征基区），外基区（非本征基区，浓基区） • 非本征基区作用 　减小基区串联电阻（提高功率增益） 　减小噪声

  42. 隔离（XBAS)版

  43. 双极IC工艺流程 Rs=2238/sq Xj=1.5um • 基区（隔离）推进 N-Epi N+ 埋层 P Sub

  44. 单向隔离和对通隔离 • 单向隔离和对通隔离 • 对通隔离优点 　减少隔离时间（尤其在外延层厚时） 　减少横向扩散，从而可减少隔离区宽度 • 上隔离和XBAS可合用一块版

  45. 双极IC工艺流程 Rs=7.90.8/sq Xj=1.0um • 发射区光刻－磷注入－扩散 N-Epi N+ 埋层 P Sub

  46. 发射区版

  47. 双极IC工艺流程－制作电容 氮化硅450A 氧化硅1500A 发射区Ｎ+ Ｐ基区

  48. 电容版

  49. 双极IC工艺流程 • 接触孔光刻 N-Epi N+ 埋层 P Sub

  50. 接触孔版

More Related