1 / 11

邏輯設計實驗4

邏輯設計實驗4. 全加器／全減器. 建立元件 ? Check with 銘乾. 電路圖完成 Compiler 並存檔後 選 File Create Default Symbol 即可建構出自己的元件 可由 Options User Libraries 來 Add lib 路徑 最後可由 Enter Symbol 中可以叫出此元件. 全加器. 真值表. Sum. Cout. 全加器輸出 --Count. 以 And, OR, Not, XOR 四種邏輯閘設計 Count 電路圖. Cout. 全加器輸出 --Sum.

sarai
Download Presentation

邏輯設計實驗4

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 邏輯設計實驗4 全加器／全減器

  2. 建立元件?Check with 銘乾 • 電路圖完成Compiler並存檔後 • 選FileCreate Default Symbol • 即可建構出自己的元件 • 可由OptionsUser Libraries來Add lib路徑 • 最後可由Enter Symbol中可以叫出此元件

  3. 全加器 • 真值表 Sum Cout

  4. 全加器輸出--Count • 以And, OR, Not, XOR 四種邏輯閘設計Count 電路圖 Cout

  5. 全加器輸出--Sum 以五個Gate(And, OR, Not, XOR) 邏輯閘設計一個Bit的全加器 Sum

  6. 全減器 • 使用2補數+全加器加以實作全減器 • 以4-bits為例MSB表正負號後3 bits表數值 • 2補數負數算法： • 取正數的補數(數值取反向) + 1 • Ex: -1  1’+1  0001’+1 1111

  7. 算數運算 • 5-35+(-3)0101+(0011‘+1)0101+110110010 其中MSB為1忽略不計結果為2 • 3-53+(-5)0011+(0101‘+1)0011+101101110 負數(數值為110‘+1010其數值為-2) • -3-5-3+(-5)1101+(0101‘+1)1101+101111000 其中MSB為1忽略不計結果為-8 • -3-(-5)-3+51101+(1011‘+1)1101+010110010 其中MSB為1忽略不計結果為2 • Overflow的問題 Ex: 8+10111+00011000 (-8)

  8. 實驗二電路元件說明 此為單一bit的元件(此元件自行建立)，並由此元件建立成4個bits的全加器 此為一2輸入選擇器(此元件自行建立) ●由算數運算中可以得知，我們可以將減數取其負數，再使用加法器 加以運算，即可得相減結果。 ●而負數的取得可以借由2輸入選擇器選擇。 ●加1可由第一個全加器的Cin中設定。

  9. 2輸入多工器真值表 Y=S’D0+SD1

  10. 實驗二 • 實作出一個4-bits的全加／減器 • 先實作一個1-bit的全加器(建立成元件) • 再實作一個2輸入的選擇器(建立成元件) • 組合成4-bits的全加／減器 • 偵測Overflow的問題 • 輸入(組別%4 +/- 組別%4+8) • 有5個output分別配置到P55~P60 • 有8個input前4-bits(P34~P37)為被加/減數 後4-bits(P39~P42)為加/減數

  11. 報告繳交 • 討論並實作Overflow的問題 • 含所有元件電路圖及真值表 • 各元件連接線路圖 • 輸入及輸出波形 • 設計問題討論 • 請於3/28繳交實驗報告 • 報告封面須寫組別和學號

More Related