第 5 章微型计算机存储器系统结构

第5章微型计算机存储器系统结构 • 5.1 存储器概述 • 5.2 半导体存储器 • 5.3 微型计算机中存储器的系统组成 • 5.4 高速缓冲存储器技术

教学目的和教学要求： • 通过本章的学习，使学生掌握微型计算机中存储器的基本概念、存储器的系统组成以及高速缓冲存储器技术。 • 了解半导体存储器的主要性能指标、半导体存储器的分类等。

本章重点、难点 • 重点： • SRAM和DRAM的组成原理 • 高速缓冲存储器的组成原理 • 微型计算机中存储器的组成结构 • 难点： • 存储器与CPU的连接及内存条的组成 • 高速缓冲存储器的工作原理

5.1 存储器概述 5.1.1 存储器的分类一、存储器基本概念存储器由大量的记忆单元组成，记忆单元是一种具有两个稳定状态的物理器件，可用来表示二进制的0和1，这种物理器件一般由半导体器件或磁性材料等构成。

由若干个最基本的存储单元存储一个字，字长有4位、8位、16位以及32位等，在微机中，存储器一律按8位二进制数（一个字节）编址，习惯上把一个地址所寻址的8位二进制数称为一个存储单元。由若干个最基本的存储单元存储一个字，字长有4位、8位、16位以及32位等，在微机中，存储器一律按8位二进制数（一个字节）编址，习惯上把一个地址所寻址的8位二进制数称为一个存储单元。存储器容量一般都很大，无论内存还是外存，均以字节为单元，常用的有210字节=1KB，220字节=1024KB=1MB，230字节=1024MB=1GB，240字节=1024GB=1TB。存储器的容量与微机的地址线有关

CPU(Cache) CACHE 主存（内存）辅存（外存）微机中存储器的层次

二、内存和外存 1.内存内存或称主存,也称半导体存储器，用于存放当前计算机正在执行或经常要使用的程序或数据，CPU可直接从内存中读取指令并执行，还可直接从内存中存取数据。内存一般由快速的存储器件构成，它与CPU交换数据的速度很快，在共享存储器的多处理机系统中，内存中数据可以共享，并可实现多处理机间的通信。

2.外存或辅存 一般是由磁性材料以及运用激光技术等实现的存储器，分为硬磁盘、软磁盘、光盘等。外存容量很大，但存取速度很慢，通常使用DMA技术和IOP技术来实现内存与外存之间的数据直接传送。

三、半导体存储器分类 　按工艺结构分类双极型和金属氧化物型存储器　按存储器原理分类静态存储器SRAM和动态存储器DRAM 　按数据传输的宽度分类并行I/O的存储器，串行I/O的存储器　按存取方式分类随机存取存储器RAM，只读存储器ROM

静态RAM（SRAM） 动态RAM（DRAM，IRAM）非易失RAM（NVRAM）随机存取存储器（RAM）半导体存储器掩膜式ROM 一次性可编程ROM（PROM）紫外线擦除可编程ROM（EPROM）电擦除可编程ROM（EEPROM）只读存储器（ROM）　图5－1　半导体存储器的分类详细展开，注意对比

读写存储器RAM

只读存储器ROM • 掩膜ROM：信息制作在芯片中，不可更改 • PROM：允许一次编程，此后不可更改 • EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程 • EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写 • Flash Memory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除

5.1.2 半导体存储器的主要性能指标 • 存储容量　微机存储器的容量是指存储器所能容纳的最大字节数。 • 存取周期　存取周期是指存储器从接收到地址，到实现一次完整的读出和写入数据的时间，也称为存取时间，是存储器进行连续读和写操作所允许的最短时间间隔。

易失性　指存储器的供电电源断开后，存储器中的内容是否丢失。易失性　指存储器的供电电源断开后，存储器中的内容是否丢失。 • 功耗　半导体存储器在额定工作电压下，外部电源保证它正常工作的前提下所提供的最大电功率称之为功耗。 • 可靠性　指它抵抗干扰，正确完成读/写数据的性能。

5.2 半导体存储器 5.2.1 存储器中地址译码的两种方式一、存储器芯片逻辑图

地址寄存地址译码读写电路数据寄存存储体 AB DB 控制电路 OE WE CS ① 存储体 • 存储器芯片的主要部分，用来存储信息。 ② 地址译码电路 • 根据输入的地址编码来选中芯片内某个特定的存储单元。 ③ 片选和读写控制逻辑 • 选中存储芯片，控制读写操作。

① 存储体 • 每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据。 • 存储容量与地址、数据线个数有关：芯片的存储容量＝2M×N ＝存储单元数×存储单元的位数 M：芯片的地址线根数 N：芯片的数据线根数。

0 0 存储单元 1 A2 A1 A0 行译码 A5 A4 A3 A2 A1 A0 1 译码器 64个单元 7 64个单元 0 1 7 列译码 63 A3A4A5 单译码双译码 ② 地址译码电路 • 单译码结构 • 双译码结构 • 双译码可简化芯片设计 • 主要采用的译码结构

③ 片选和读写控制逻辑 • 片选端CS*或CE* • 有效时，可以对该芯片进行读写操作 • 输出OE* • 控制读操作。有效时，芯片内数据输出 • 该控制端对应系统的读控制线 • 写WE*（WR*和RD*） • 控制写操作。有效时，数据进入芯片中 • 该控制端对应系统的写控制线

表5-1 存储器芯片的工作方式

二、存储器芯片的存储矩阵与地址译码的两种方式二、存储器芯片的存储矩阵与地址译码的两种方式 1．单译码方式

2．双译码方式 双译码结构存储器示意图如图5-4所示　

比较图5-3和图5-4可以看出，外部地址线与数据线分别都是11位和8位，而且都是每次只能访问一个字节，内部存储阵列中所存储的二进制总信息也相等。　比较图5-3和图5-4可以看出，外部地址线与数据线分别都是11位和8位，而且都是每次只能访问一个字节，内部存储阵列中所存储的二进制总信息也相等。　 • 不同之处是：单译码结构只需要一个译码电路，译码输出选择线2048根，而双译码结构需要2个译码电路，译码输出选择线64+32=96根，相比之下，采用双译码结构其译码输出选择线大大减少，所以，许多SRAM及ROM存储芯片都采用双译码结构，在32位微机中也都采用双译码方式。　

三、存储器芯片的I/O控制逻辑 存储器芯片的I/O控制逻辑如图5-5所示

5.2.2 静态随机存取存储器SRAM 静态随机存取存储器SRAM的基本存储单元一般由六管静态存储电路构成，集成度较低，功耗较大，无需刷新电路，由于存取速度快，一般用作高档微机中的高速缓冲存储器。

Intel 6264的引脚图和内部结构框图如图5-6和图5-7所示

表5-2 Intel 6264的工作方式

图5-8 SARM读时序

tRC :读周期时间 • tAA :地址有效到数据出现到外部数据线上的时间 • tOR :OE*结束后地址应保持的时间 • tRP :读信号有效的时间 • tOE : OE*有效到数据出现在外部数据线上的时间

tCW :片号信号有效的宽度 • tACE :CE*有效到数据出现在外部数据线上的时间 • tRH :地址无效后数据应保持的时间 • tOH :OE*结束后数据应保持的时间

TWC :写周期时间 • tAW :地址有效到片选信号失效的间隔时间 • TWB :写信号撤销后地址应保持的时间 • TCW :片选信号有效宽度 • TAS :地址有效到WE*最早有效时间

tWP :写信号有效时间 • TWHZ :写信号有效到写入数据有效所允许的最大时间 • TDW :写信号结束之前写入数据有效的最小时间 • TDH :写信号结束之后写入数据应保持的时间

图5-9 SRAM写时序

5.2.3 只读存储器ROM 一、掩膜式只读存储器ROM 由MOS管组成掩膜式只读存储器的结构图如图5-10所示：

　掩膜式ROM图中的存储阵列及位线上的公用负载管均由NMOS场效应管组成，采用单译码方式，每根译码输出选择线可以选中一个字，字长4位，共有4个字，所有的字只能读出，不能写入。存储阵列中的基本存储单元仅由一只MOS管构成，或缺省，凡有MOS管处表示存储0，反之为1，显然，字0到字3所存储的信息分别为：0001、0010、0011及0100。这种存储阵列的内容一旦制造好后，只能读出，不能写入，用户是无法改写的。

二、可编程只读存储器PROM 　可编程只读存储器PROM工作原理是存储阵列除了三极管之外，还有熔点较低的连线（熔断丝）串接在每只存储三极管的某一电极上，例如发射极，编程之前，存储信息全为0，或全为1，编程写入时，外加比工作电压高的编程电压，根据需要使某些存储三极管通电，由于此时电流比正常工作电流大，于是熔断丝熔断开路，一旦开路之后就无法恢复连通状态，所以只能编程一次。如果把开路的三极管存储的信息当作0，反之，存储的信息就为1。

三、可擦除可编程只读存储器EPROM 1、 EPROM的基本存储电路如图5-11所示

FAMOS管与MOS管结构相似，它是在N型半导体基片上生长出两个高浓度的P型区，通过欧姆接触分别引出漏极D和源极S，在漏源之间的SiO2绝缘层中，包围了一多晶硅材料，与四周无直接电气连接，称之为浮置栅极，在对其编程时，在漏源之间加上编程电压（高于工作电压）时，会产生雪崩击穿现象，获得能量的电子会穿过SiO2注入到多晶硅中，编程结束后，在漏源之间相对感应出的正电荷导电沟道将会保持下来，如果将漏源之间感应出正电荷导电沟道的MOS管表示存入0，反之，浮置栅不带负电，即漏源之间无正电荷导电沟道的MOS管表示存入1状态。FAMOS管与MOS管结构相似，它是在N型半导体基片上生长出两个高浓度的P型区，通过欧姆接触分别引出漏极D和源极S，在漏源之间的SiO2绝缘层中，包围了一多晶硅材料，与四周无直接电气连接，称之为浮置栅极，在对其编程时，在漏源之间加上编程电压（高于工作电压）时，会产生雪崩击穿现象，获得能量的电子会穿过SiO2注入到多晶硅中，编程结束后，在漏源之间相对感应出的正电荷导电沟道将会保持下来，如果将漏源之间感应出正电荷导电沟道的MOS管表示存入0，反之，浮置栅不带负电，即漏源之间无正电荷导电沟道的MOS管表示存入1状态。

2．EPROM芯片举例

Intel2764的引脚与内部结构图如图5-12所示。在EPROM芯片的上方，有一圆形石英窗，从而允许紫外线穿过透明的圆形石英窗而照射到半导体芯片上，将它放在紫外线光源下一般照射10分钟左右，EPROM中的内容就被抹掉，即所有浮置栅MOS管的漏源处于断开状态，然后，才能对它进行编程输入。

Intel2764内部有256×256存储阵列，采用双译码方式，用于寻址8KB存储单元，并有输出缓冲器。具有28脚双列直插式封装，其中A12~A0是地址线，O7~O0是8根地址线。CE*是片选，OE*是输出允许信号，二者均为低电平有效。Intel2764内部有256×256存储阵列，采用双译码方式，用于寻址8KB存储单元，并有输出缓冲器。具有28脚双列直插式封装，其中A12~A0是地址线，O7~O0是8根地址线。CE*是片选，OE*是输出允许信号，二者均为低电平有效。

Vcc是电源电压，工作电压+5V。VPP是编程电压，在编程时接12~25V电压，注意，一定要根据2764芯片上实际标注的电压值外加编程电压，PGM*是编程控制端。Vcc是电源电压，工作电压+5V。VPP是编程电压，在编程时接12~25V电压，注意，一定要根据2764芯片上实际标注的电压值外加编程电压，PGM*是编程控制端。

EPROM • 顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息 • 一般使用专门的编程器（烧写器）进行编程 • 编程后，应该贴上不透光封条 • 出厂未编程前，每个基本存储单元都是信息1 • 编程就是将某些单元写入信息0

四、电擦除只读存储器EEPROM 1、EEPROM基本存储电路如图5-13所示:

EEPROM基本存储电路如图5-13所示。与EPROM相比，它是在EPROM基本存储单元电路的浮置栅MOS管T1上面再生成一个浮置栅MOS管T2，将T2浮置栅引出一个电极，使该电极接某一电压VG2，若VG2为正电压，T1浮置栅极与漏极之间产生一个隧道效应，使电子注入T1浮置栅极，于是T1的漏源接通，便实现了对该位的写入编程。EEPROM基本存储电路如图5-13所示。与EPROM相比，它是在EPROM基本存储单元电路的浮置栅MOS管T1上面再生成一个浮置栅MOS管T2，将T2浮置栅引出一个电极，使该电极接某一电压VG2，若VG2为正电压，T1浮置栅极与漏极之间产生一个隧道效应，使电子注入T1浮置栅极，于是T1的漏源接通，便实现了对该位的写入编程。

若VG2加负电压，迫使T1管多晶硅体上的自由电子返回到衬底，复合正电荷，使T1的漏源处于断开状态，便实现了擦除操作。一旦擦除后又可重新写入数据。若VG2加负电压，迫使T1管多晶硅体上的自由电子返回到衬底，复合正电荷，使T1的漏源处于断开状态，便实现了擦除操作。一旦擦除后又可重新写入数据。

EEPROM • 用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一次完成） • 有字节擦写、块擦写和整片擦写方法 • 并行EEPROM：多位同时进行 • 串行EEPROM：只有一位数据线

2．EEPROM芯片举例

NC A12 A7 A6 A5 A4 A3 A2 A1 A0 I/O0 I/O1 I/O2 GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 Vcc WE* NC A8 A9 A11 OE* A10 CE* I/O7 I/O6 I/O5 I/O4 I/O3 28 27 26 25 24 23 22 21 20 19 18 17 16 15 EEPROM芯片2864A • 存储容量为8K×8 • 28个引脚： • 13根地址线A12～A0 • 8根数据线I/O7～I/O0 • 片选CE* • 读写OE*、WE*

第 5 章微型计算机存储器系统结构