第 5 章 总线及其接口

1. 第5章 总线及其接口 • 计算机的操作基本上可归结为信息传送。所以，逻辑结构的关键在于如何实现数据信息的传送，即数据通路结构。早期的计算机往往在各个部件间直接连接传送线路，数据通路结构比较复杂零乱，控制不便，而且没有多少扩展余地。 • 现在则普遍采用总线结构。

2. 5.1 概述 • 总线：连接计算机各部件或计算机之间的一组公共信息线，可以分时地接收与发送各部件的信息。 • 总线是一组由多个部件分时共享的传送线路。总线由传送信息的物理介质以及一套管理信息传输的通用规则（协议）所构成。 • 总线标准是国际正式公布或推荐的互连各个模块的标准，它是把各种不同部件组成计算机系统时必须遵守的规范。 • 总线标准指芯片之间、扩展卡之间以及系统之间，通过总线进行连接和传输信息时，应该遵守的一些协议与规范。 • 总线标准包括： 1．机械结构规范：确定模板尺寸、总线插头、边沿连接器等的规格及位置； 2．功能规范：确定各引脚信号的名称、定义、功能与逻辑关系，对相互作用的协议(定时)进行说明； 3．电气规范：规定信号工作时的高低电平、动态转换时间、负载能力以及最大额定值。

3. 总线与接口 • 接口标准：外设接口的规范，涉及接口信号线定义、信号传输速率、传输方向和拓扑结构，以及电气特性和机械特性等多个方面。 总线与接口的区别： • 总线标准具有公用性；接口标准大多是专用的。 • 总线往往以主板上的总线扩展槽形式提供使用；接口一般是以接口插座（头）形式提供使用。 • 总线一般是并行传输；接口有并行传输，也有串行传输。 • 总线定义的信号线多，而且齐全，有分离的控制线、数据线和地址线；接口的信号线少，而且不齐全，一般是控制线、数据线和地址线共用。

4. 总线的分类 • 根据总线规模、用途及其应用场合，总线可以分成三类： 1.芯片总线（Chip BUS,C-BUS），又称元件级总线。它是组成一台微型机的各芯片（CPU，存储器，I/O接口等）之间的连接总线。芯片总线通常包括地址总线、数据总线和控制总线，即所谓三总线结构。 2．内部总线（Internal BUS,I-BUS），又称板级总线或系统总线，也就是常指的微机总线，它是微机系统内连接各插件板的总线。是微机所特有的，应用最广。 3．外部总线（External BUS,E-BUS），又称通信总线（Communication BUS）。它用于各微型计算机系统之间通信或用于微型机系统与其它系统（仪器设备或控制系统等）之间的通信，这种总线不是微型机系统所特有的总线，而往往是借用电子工业其它领域已有的总线标准。 • 不同总线在信号线的数量上和名称上都有差异，但大致可分为如下几类： (1)数据传输线：包括地址线、数据线等。 (2)控制信号线：包括存储器、I/O读/写、中断、总线请求允许等。 (3)系统时钟、电源、地线等。 (4)备用线：为用户扩充用。

5. 总线的主要性能参数 • 1．总线频率：MHz表示的工作频率，是总线速率的一个主要参数。 • 2．总线宽度 • 3．总线的数据传输率 总线的数据传输率=(总线宽度/8位)×总线频率 • 例：PCI总线的总线频率为33.3MHz，总线宽度为64位的情况下，总线数据传输率为266MB/s 。

6. 主 clk 从 REQ 主 从 ACK 总线传送控制 1．同步方式 • 优点：1）电路简单 2）适合高速设备的数据传输 • 缺点：高速设备和低速设备间只能用低速设备的速度来传输数据 2．异步方式 • 比同步方式慢 • 总线频带窄 • 总线传输周期长

7. 5.2 IBM PC总线 • IBM PC的I/O通道是系统总线的扩充，IBM PC/XT个人计算机上采用的微型计算机总线，亦称XT总线。IBM对I/O通道上的信号名称性质、方向时序、引脚排列都有明确的要求，以便厂家和用户制作与之匹配的插件板，这一规范亦被称为IBM PC总线标准。 • PC/XT系统的主板上有五个功能区，分别是处理器子系统、ROM子系统、RAM子系统、各种I/O适配器（模板）插槽和I/O通道支持部件。 • PC/XT有8个62芯扩展槽，这8个扩展槽是实现对系统进行扩展的手段，扩展槽上可以插入不同功能的插件板，用来扩充系统的功能，PC/XT可以通过在I/O扩展槽中插入相应的适配器而连接各种外设。 • 与扩展槽相连的62根线组成IBM PC/XT系统总线，包括8位数据线、20位地址线、6级中断请求信号，DMA通道控制信号、读写线、时钟信号线和电源线等。A面是元件，B面是焊接面。

8. C1 A1 A31 C18 外 内 B31 D1 B1 D18 10.16 2.54 138.5 5.3 ISA总线 • ISA总线是工业标准体系结构总线，是由美国IBM公司推出的16位标准总线，最高工作频率为8MHz，24根地址线，16位数据线，拥有大量接口卡，历经286、386、486和Pentium几代微机。 主要性能指标： • ISA在PC总线的基础上又扩展了36线（98线） • 8位插座由62个引脚组成。 • 8/16位扩展插座分62线和36线两个插槽，支持8位和16位插卡。支持16M存储空间。15级中断和7个DMA通道

9. ISA总线接口信号

10. 芯片 靠外边 芯片 芯片 靠里边 扩展卡元件面 金手指 10.16 7 129.54 22.8 157.9 ISA总线扩展卡的设计

11. 5.4 PCI总线 • PCI（Periphearal Component Inlerconnect）总线，即外围部件互连总线是1991年下半年由Intel公司首先提出的，是一种全新的局部总线标准。该总线插槽为白色。 • PCI总线的特点： • 独立于处理器 2) 传输效率高 3) 多总线共存 4) 支持突发传输 5) 支持总线主控方式 6) 采用同步操作 7) 支持两种电压下的扩展卡 8) 具有即插即用功能 9) 合理的管脚安排 10) 预留扩展空间

12. PCI总线系统的结构

13. PCI桥 • 从结构上看，PCI局部总线是在ISA总线和CPU总线之间增加一级总线，由PCI局部总线控制器（或称为“桥”，Bridge）相连接。这样可将一些高速外设，例如网络适配卡、磁盘控制器等从ISA总线上卸下来，通过PCI局部总线直接挂在CPU总线上，使之与高速的CPU总线相匹配。PCI局部总线带宽32位，可扩展至64位。 • 桥也叫桥连器，实际上这是一个总线转换部件，其功能是连接两条计算机总线，使总线间相互通讯。 • 桥可以把一条总线的地址空间映射到另一条总线的地址空间，可以使系统中每一台总线主设备（Master）能看到同样的一份地址表。从整个存储系统看，有了整体性统一的直接地址表，可以大大简化编程模型。 • 在PCI规范中，提出了三种桥的设计： （1）主桥，就是CPU至PCI的桥； （2）标准总线桥，即PCI至标准总线如ISA、EISA、微通道之间的桥。 （3）PCI桥，在PCI与PCI之间的桥。其中，主桥称为北桥（North Bridge）；其它的桥称为南桥（South Bridge）。

14. PCI信号定义（1） 1. 系统接口信号 • CLK IN：PCI系统总线时钟 最高33MHz/66MHz，最低0Hz。PCI大部分信号在CLK的上升沿有效。 2.地址与数据接口信号 • AD[31:00] T/S：地址、数据多路复用的输入/输出信号 在FRAME#有效的第1个时钟，AD[31:00]上传送的是32位地址，称为地址期 。 在IRDY#和TRDY#同时有效时，AD[31:00]上传送的为32位数据，称为数据期。 • C/BE[3:0]# T/S：总线命令和字节使能多路复用信号线 • PAR T/S：针对AD[31:00]和C/BE[3:0]#进行奇偶校验的校验位

15. PCI信号定义（2） 3.接口控制信号 • FRAME# S/T/S：帧周期信号 • IRDY# S/T/S：主设备准备好信号 • TRDY# S/T/S：从设备准备好信号 • STOP# S/T/S：从设备发出的要求主设备终止当前的数据传送的信号。 • LOCK# S/T/S：锁定信号 • IDSEL IN：初始化设备选择信号 • DEVSEL# S/T/S：设备选择信号 4.仲裁接口信号 • REQ# T/S：总线占用请求信号 • GNT# T/S：总线占用允许信号 5.错误报告接口信号 • PERR# S/T/S：数据奇偶校验错误报告信号 • SERR# O/D：系统错误报告信号

16. PCI信号定义（3） 6.中断接口信号 • PCI有4条中断线，分别是INTA#、INTB#、INTC#、INTD# ，电平触发，多功能设备可以任意选择一个或多个中断线，单功能设备只能用INTA#。 7. 64位总线扩展信号 • AD[63:32] T/S：扩展的32位地址和数据多路复用线 • C/BE[7:4]# T/S：总线命令和字节使能多路复用扩展信号线 • REQ64# S/T/S，64位传输请求信号 • ACK64# S/T/S：64位传输允许信号 • PAR64 T/S：奇偶双字节校验

17. 5V 32位插槽 5V 64位插槽 连接卡口 3.3V 32位插槽 3.3V 64位插槽 a. 4种PCI卡插槽 A1 A62 A52 A49 外 内 B52 B49 B62 B1 1.27 3.82 77.48 b. 5V32位PCI插槽 PCI插槽

18. IC IC 里边 外边 IC 1.91 60.96 41.6 12.7 80 5V32位PCI卡尺寸 PCI总线扩展卡的设计

19. C/BE[3:0]# 命令类型说明 C/BE[3:0]# 命令类型说明 0000 中断响应 1000 保留 0001 特殊周期 1001 保留 0010 I/O读(从I/O端口地址中读数据) 1010 配置读 0011 I/O写(向I/O端口地址中写数据) 1011 配置写 0100 保留 1100 存储器多行读 0101 保留 1101 双地址周期 0110 存储器读(从内存空间映像中读数) 1110 存储器行读 0111 存储器写(向内存空间映像中写) 1111 存储器写并无效 PCI总线命令

20. PCI总线的传输控制 • 遵循的管理规则： • FRAME#和IRDY#定义了总线的忙/闲状态。 11空闲、00数据、10最后一个数据、01等待状态。 (2) 一旦FRAME#信号被置为无效，在同一传输期间不能重新设置。 (3) 除非设置IRDY#信号，一般情况下不能设置FRAME#信号无效。 (4) 一旦主设备设置了IRDY#信号，直到当前数据期结束为止，主设备一般不能改变IRDY#信号和FRAME#信号的状态。

21. PCI总线的寻址 • 在I/O地址空间，32位AD线全部被用来提供一个完整的地址编码（字节地址）。 • AD[1:0]和C/BE[3:0]指明传输的最低有效字节。 • PCI总线上不能进行字节的交换。但是，具有64位通道的主设备可以进行DWORD（双字）的交换。 • 主设备可以在每个新数据期开始的时钟前沿改变字节使能信号，且在整个数据期中保持不变。 • 读缓冲中的数据可以不考虑字节使能信号，而传送所有的字节。 • 从一个设备驱动总线到另一个设备驱动PCI总线之间设置一个过渡期，又称为交换周期，以防止总线访问冲突。 • 在每个地址（数据）期中，所有的AD线都必须被驱动到稳定的状态（数据），包括那些字节使能信号表明无效的字节所对应的AD线。

22. CLK 8 1 7 6 2 3 4 5 FRAME# IRDY# TRDY# …… DEVSEL# MED SLOW FAST PCI设备选择时序 • DEVSEL#与FRAME#、TRDY#具有定时关系。

23. CLK 9 8 1 7 6 2 3 4 5 FRAME# DATA3 DATA1 AD ADDRESS DATA2 C/BE# BUSCMD BE#s IRDY# TRDY# DEVSEL# 数据期 数据期 地址期 数据期 PCI总线读操作

24. CLK 9 8 1 7 6 2 3 4 5 FRAME# ADDRESS AD DATA1 DATA2 DATA3 C/BE# BEs3 BEs2 BUSCMD BEs1 IRDY# TRDY# DEVSEL# 地址期 数据期 数据期 数据期 PCI总线写操作

25. CLK 1 2 3 4 5 FRAME# 无效 AD 向量 C/BE# 0000 BE#s（1110） IRDY# TRDY# DEVSEL # PCI中断响应周期

26. PCI总线传输的终止 (1) 由主设备提出的终止 • 传输结束 • 超时(GNT#信号在内部延时计数器满后仍无效) 撤消FRAME#，建立IRDY#，直到TRDY#有效后传输完最后一个数据 (2) 由从设备提出的终止 • 死锁后重试 • 断开（8个时钟周期内从设备不能对主设备做出响应）。 发出STOP#信号并保持其有效，直到FRAME#撤消为止。

27. PCI设备的配置空间 • 在系统启动的时候由BIOS代码执行设备配置。一旦即插即用OS（如Windows2000）启动后，控制就传递给OS，OS接管设备管理。 • 定义一个PCI总线配置空间的目的在于提供一套适当的配置措施，使之实现完全的设备再定位而无需用户干预安装、配置和引导，并由与设备无关的软件进行系统地址映射。 • 所有PCI设备都必须实现PCI协议规定必需的配置寄存器，以便系统加电的时候利用这些寄存器的信息来进行系统配置。对PCI的配置访问实际上就是访问设备的配置寄存器。

28. PCI配置空间头区域

29. PCI配置单元说明 (1)设备识别 • 头区域有7个寄存器（字段）用于设备的识别。 (2)设备控制 • 表现在命令寄存器为发出和响应PCI总线命令提供了对设备粗略的控制。 (3)设备状态 • 状态寄存器用于记录PCI总线有关操作的状态信息。 (4)基址寄存器 • PCI设备的配置空间可以在微处理器决定的地址空间中浮动，以便简化设备的配置过程。系统初始化代码在引导操作系统之前，必须建立一个统一的地址映射关系，以确定系统中有多少存储器和I/O控制器，它们需要占用多少地址空间。当确定这些信息之后，系统初始化代码便可以把I/O控制器映射到合理的地址空间并引导系统。 • 为了使这种映射能够做到与相应的设备无关，在配置空间的头区域中安排了一组供映射时使用的基址寄存器。 (5)头区域中其它寄存器 • 中断引脚寄存器：8位只读寄存器，指明设备使用了PCI的哪个中断引脚。1代表INTA#，2为INTB#…… • 中断请求线寄存器：8位可读/写寄存器，指明设备的中断引脚和PC机的 8259A的哪个中断输入线连。 • Min_Gnt/Max_lat寄存器：Min_Gnt用来指定设备需要多长的突发传输时间。Max_lat用来表示对PCI总线进行访问的频繁程度。

30. 几种主要总线性能比较 • 总线 宽度 传输率 自动配置 并发工作 突发方式 支持3.3V 规范性 复杂性 扩展性 • ISA 16 5MBPS 无 无 无 无 差 简单 较好 • EISA 32 33 有 无 有限 无 好 复杂 较好 • VESA 32 132 无 无 有限 无 差 简单 差 • PCI 32/64 132/264 有 有 无限 有 较好 复杂 好

31. 5.5 STD总线 • STD总线（Standard bus）是美国PROLOG公司于1978年宣布的一种工业标准微机总线，它是一种56线的小底板总线。实践证明，STD总线是最可靠的工业标准总线。 • STD总线的特点是： 1．高可靠性 2．小板结构，开放式组态 3．兼容式的总线结构 4．产品配套、功能齐全 5．STD软件开发环境 • STD总结连接器和引出脚可装在一块母板上，该母板允许任何一种模板插在某任一插槽上，构成不同的工业控制机。 • STD的母板用来沟通各模板的数据线，地址线等信息，母板会产生时间延迟和地线环路，也容易造成线间阻抗不匹配，增大并行信号的串扰噪声。为此，STD总线设计了一种高性能母板，一般采用4层印刷板结构，将电源线和地线做在中间两层，使原来信号线的特性阻抗降为60Ω，接近总线驱动阻抗。

32. STD总线规范 1．总线引脚分配 • STD总线一共有56根，可分为5个功能组： • 逻辑电源线 6根，引脚1～6； • 数据总线 8根，引脚7～14； • 地址总线 16根，引脚15～30； • 控制总线 22根，引脚31～52； • 辅助电源线 4根，引脚53～56。 • 控制总线可分为5个部分：存储器和I/O控制；外设定时；时钟和复位；中断和总线控制；串行优先级链。 2．电气规范 • （1）逻辑信号特性 • STD总线被设计为同工业标准TTL或高速CMOS逻辑电平相兼容。TTL总线模板的VOH和VIH的最小值分别不能低于2.4V和2.0V，VOL和VIL的最大值分别不能高于0.5V和0.8V。 • CMOS总线模板的VOH和VIH的最小值分别不能低于3.76V和3.85V，VOL和VIL的最大值分别不能高于0.37V和0.9V。 • （2）总线驱动和负载特性 • 在模板上每个总线信号只能有一个负载，总线驱动必须满足IOL=24mA（TTL总线模板）或IOL=6mA（CMOS模板）电流吸收器的要求。 • （3）最大额定电压为+Vcc=＋0.5V。超过此值就会损坏板上的元件。

33. STD总线工业控制机的应用系统模式 • 工业控制机，即能提供各种控制功能，可以和被控工业对象直接接口，能够在苛刻的工业环境中可靠运行的计算机系统。 • STD工业控制机的应用系统模式有以下几种： • 1．独立工作模式 这种模式采用基本系统（如CPU+键盘+显示）加上工业用I/O模板构成控制系统。对于小型控制系统，只要CPU板上的存储器即可。若系统较大，则可扩充存储器模板，甚至可以在系统中增加软盘控制器接口板和软驱，使系统可运行微机的标准操作系统，这样规模的系统即可用作目标系统，也可用作开发系统。 • 2．作为其它计算机的前端控制机 STD系统参与实时在线控制，由PC机负责调度、管理和复杂的计算。如对一个最优控制系统，PC机担负寻优计算及管理和调度任务，它把最优工艺参数设置给STD系统，而STD系统则完成实时在线控制，并把采集到的数据和执行结果回送给后台机。 • 3．构成分布式网络 可以采用RS-232或RS-422总线或其它方式进行通信。该系统中的各STD分站可以任选各种I/O模板。典型模式的远程式分布系统，一种是星形式分布系统，另一种是总线式分布系统，采用双绞线，中心机和各分站各自带RS-232C接口，在每个RS-232C接口端电缆上增加一块远程接收和发送转换板，传送距离可达数公里。

34. 5.6 IEEE 488总线 • IEEE 488总线是美国HP公司最先提出，到1975年形成标准。又称HP HB，还称GP-IB或IEC-IB。它们是国际标准的通用接口总线。它是一种异步双向总线。专门用于连接系统而不是连接部件或模块的。例如计算机与电压表、信号发生器、程控电源等测量仪器以及各种仪表间的信息通讯。 • IEEE 488总线的特点 1．有一个8位宽的数据通道，可以传输二进制数或ASCII码，也可以传送状态字和控制字。 2．系统采用位并行、字节串行、三线异步传送技术，允许不同速度的装置工作在同一系统内。 3．系统采用两头带24芯插头座的无源电缆将系统内的各装置互相连接起来。电缆应采用串扰较少的扁平电缆。 4．该总线连接的设备最多不得超过15个。整个系统连接电缆最长不得超过20米，若超过时，需附加硬件或调制解调装置。 5．由于用软件挂钩来执行IEEE 488各接口功能，因此速度较慢。信号的最大传送速度为1兆字节/秒。 6．总线共有16条信号线，采用负逻辑的TTL电平，低电平+0.8V为“1”，高电平≥+2.0V为“0”。 7．地址容量为听地址31个，讲地址31个，地址可扩展到961个。 8．接口功能有十种。

35. IEEE 488总线结构 • 488总线由16条信号线组成，其中8条双向数据总线，3条信号交换线，5条接口管理控制线。被连接的设备可以是发话器(发送器)，可以是受话器(接收器)，还可以既是发话器又是受话器，但总线中必须有一个设备同时是控制器、发话器和受话器(通常是指计算机)。 • 在488总线系统工作时，任一时刻只能一个发送器工作，但接收器可以是一个也可以是多个。 • 连在系统中的设备可以完成如下的一种或多种功能： • 1．控制器。可向IEEE 488总线发出控制命令来管理整个系统的通信。例如启动某设备进入受控状态；指定某发送器和某接收器之间进行通信；处理某设备的服务请求等等。一般要求一个系统中不能有两个以上的控制器。 • 2．接收器。可从控制器获得信息和接收来自其它设备的数据。总线上允许有多个接收器同时工作。 • 3．发送器。作为信息源，可通过总线发送信息或向其它设备发送数据。总线上不允许有两个讲者同时工作。 • 总线上的设备都有唯一确定的地址。控制器可以根据实际需要选择一个或多个接收器。 • 接口总线的结构实际上是由接口和总线两部分构成。接口，使系统中的仪器设备能够接收、理解和发送信息，使系统中的仪器设备之间进行有效的通信；总线，是连接各仪器设备接口的，作为信息传递的通道。

36. IEEE 488总线定义(1) • IEEE 488的16条总线分为三组。 1．数据总线D7～D0 • 由于IEEE 488总线没有完善的地址总线和控制总线，因此数据输入输出总线就要完成传输数据、命令和地址的任务。 • （1）控制器利用数据总线传送指令、地址，确定系统中谁是发话器，谁是接收器，以及确定对应仪器的有关功能、量程等。 • （2）发送器利用数据总线把仪器有用信息传给接收器，且把自身的状态信息传送给控制器。 2．信息交换控制线（3条） • DAV（Data Valid）数据有效线，当DAV=1时，表示数据线D7～D0上的数据是有效的，接收器可以接收。当DAV=0时，表示数据无效，接收器不应接收。 • NRFD（Not Ready For Data）未准备好接收数据。NRFD=1，表示接收器还没有准备好接收DB总线上的数据。当NRFD=0，表示接收器已准备好接收数据。 • NDAC（Not Data Accepted）数据未接收完毕。NDAC=1，表示DB上的数据没有被接收器所接收完，当NDAC=0时，表示数据接收完并准备接收新的数据。 • 三条信号线中DAV是由发送器操纵的。NRFD和NDAC是由接收器操纵的。构成了IEEE 488总线上数据字节准确传送的联想络信号，称之为三线挂钩技术。

37. IEEE 488总线定义(2) 3．接口管理控制线（5条） • ATN（Attention）注意信号。ATN=1，表示数据线上传送的是接口信息——地址或命令。ATN=0则表示数据线上传送是数据或设备消息。也称方式选择线，是由控制器发出的。 • EOI（End or Identify）结束或识别线，一般与ATN信号联合使用。当ATN=0，EOI=1时，用来表示传送多字节信息数据传送的结束；当ATN=1，EOI=1时，控制器则作为识别指令，如控制器收到SRQ时，就对系统中的仪器设备进行查询，以识别请求服务的设备。 • SRQ（Service Request）服务请求线，它是由接收器或发送器向控制器发出的请求服务信号。SRQ=1，要求控制器中断自己的工作，为发出这一请求的设备服务，对控制器来说，它相当于一根中断线。 • IFC（Interface Clear）接口清除线，是由控制器发出，用来初始化系统中的所有设备，其功能与系统复位类似，当IFC=1时，使所有设备接口的有源回路在100ms内恢复到空闲状态。 • REN（Remote Enable）远程选通线。用来设置设备的操作方式。当REN=1时，表明让所有仪器设备不受仪器本身面板开关控制，而转向通过仪器接口对仪器的远程控制。远程控制是指仪器设备的功能由外部来控制。当REN=0时，设备回到本地控制方式。各设备可以设置解除远程控制的开关，但设备本身不能设置远程状态。当接通电源时，设备自动进入本地状态(用面板开关控制状态)。该信号由控制器发出。

38. IEEE 488总线数据的传送技术

39. 5.7 RS-232C串行接口总线 • EIA RS-232C是电子工业协会(Electronics Industry Associstion)标准的简称。它也是微型计算机系统中常用的外部总线接口。它是串行通信接口标准。 • EIA RS-232C串行标准用于数据终端设备(DTE)与数据通信设备(DCE)之间的接口。 • 当物理信道是模拟信道(例如电话线路)，DCE就是调制解调器(MODEM)。 • DTE泛指岗络结点设备，它可以是主计算机，终端、通信处理机等。 • 目前也广泛用于计算机与外围设备如CRT显示器、电传打字机等的接口中。 • EIA RS-232C标准包括机构特性、电气特性、功能特性。

40. RS-232C总线标准 1．机械特性 • 机械特性对接插件的几何尺寸、引线排列等作了详细规定。 • DTE和DCE是通过接插件连接的。例如EIA RS-232C标准为25芯插头座。规定DCE用母插座DTE用公插座，它还可以与公用数据网接口、电报网接口相连。 2．电气特性 • 电气连接有三种不同的连接方式，分别有三种不同的标准。 • （1）RS-232C，每一条电路采用单端工作方式，所有接口电路都共用一条信号接地线。因此，通过地线的串音干扰大。为了提高该标准的抗干扰能力，规定了较高的信号电平。 • RS-232C标准规定驱动器的输出电压为±5V～±15V，采用负逻辑定义。RS-232C的逻辑0电平是+5V～+15V，逻辑1电平是-5V～-15V。 • （2）RS-423A，非平衡线路，每一路为单端输出（发送）；接收为差分平衡输入。发送通路有两根线，接收通路也有两根线，每一个方向共用一条信号回线。从而使串音干扰减小。 • （3）RS-422A，平衡线路，每一条电路均用两条导线，成各自的信号回线。电路的发送与接收分别为差分输出和差分输入（均平衡），因而有较强的抗串音干扰能力。 3．功能特性 • RS-232C标准规定采用25芯的D型插头座，这25个引脚安排都是标准的，也就是说每个引脚都规定了其特殊用途。

41. RS-232C接口信号

42. RS-232C串行接口应用举例 • RS-232C的逻辑电平与TTL电平不相兼容，为了与TTL器件相连，必须进行电平转换。驱动器1488和接收器1489是RS-232C通用的转换芯片。 • RS-232C是以位串行方式传输数据的，最大数据传输率为20Kbps时，传输距离小于15米（当采用150PF/m容量的多芯电缆时）。 • 一般说来，PC机与PC机之间进行串行通信，需要6、7根线，其中一些线作为数据传送的控制信号。

43. 5.8 CAN总线 • CAN总线就是一种现场总线。 • 现场总线定义为应用在生产现场、在微机化测量控制设备之间实现双向串行数字通信的系统，具有开放式、数字化、多点通信技术，可被广泛应用于制造业、流程工业、楼宇、交通等处的自动化系统中。 • CAN（Controller Area Network）通常可译为“控制器局域网络”，是BOSCH公司开发的，以多主方式工作，网络上任意一个节点均可以在任意时刻主动地向网络上的其它节点发送信息，当多个节点同时向网上传送信息时只有具有最高优先权的节点可不受影响地继续传输数据。 • 通过CAN总线，传感器、控制器和执行器由串行数据线连接起来。它不仅仅是将电缆按树形结构连接起来，其通信协议相当于ISO/OSI参考模型中的数据链路层，网络可根据协议探测和纠正数据传输过程中因电磁干扰而产生的数据错误。

44. CAN的基本特点 • 1)高速串行数据接口功能。CAN支持从几千到一兆bit·s-1的数据传输速率。 • 2)使用廉价物理介质，CAN可以使用屏蔽或非屏蔽的双绞线、同轴电缆以及光纤作为网线。 • 3)数据帧短，短数据帧有利于减小延时，提高实时性；但降低了有效数据传输率。 • 4)反应速度快，发送时不需等待令牌，对请求反应迅速。 • 5)多站同时发送，优先数据获取总线。 • 6)错误检测和校正能力强，保证系统的可靠性。 • 7)无破坏基于优先权的仲裁。 • 8)通过接受滤波的方式实现多地址帧传送。 • 9)具有远程数据请求功能。 • 10)具有全系统数据兼容性。 • 11)具有丢失仲裁或出错的帧自动重发功能。 • 12)能判别暂时错误和永久性错误节点，具有故障节点自动脱离功能。 • 13)基于事件触发的发送方式，信息传送延时离散度高，有出现长延时的可能。

45. 数据链路层 监控功能 逻辑链路层（LLC）： 接受过滤、超载通告、恢复管理。 媒体访问层（MAC）： 数据打包/解包、帧编码（填充与除去填充码）、媒体访问管理、错误检测、错误信令、接收应答、串并转换。 故障限制 物理层 位编码/解码、位定时、同步。 输出驱动器/输入接收器特性。 总线故障管理 CAN2.0的分层结构

46. CAN2.0的数据链路层和物理层 • CAN定义了ISO/OSI 网络开放系统模型的最低两层，即数据链路层和物理层，主要是数据链路层。 • CAN2.0的数据链路层又分为逻辑链路控制（LLC，Logical Link Control）和媒体访问控制（MAC, Medium Access Control）两个子层。 • LLC层完成下列功能：为数据发送以及远程数据请求传送服务；判定是否接受接收到的信息；提供恢复管理和超载处理。 • CAN2.0的MAC层是CAN的核心，主要定义了传输协议，包括信息帧格式、仲裁方式、应答信号、错误检测、错误信令和故障限制等。 • MAC层的约定是固定的。LLC层（对应CAN1.2 OL 层）的设计有很大的自由度。 • 物理层定义了物理数据在总线上各节点间的传输过程，主要是连接介质、线路电气特性、数据传输的编码/解码、定时以及同步的实施标准。

47. 物理信号层（PLS） • 位编码/解码 • 位定时 • 同步 • 物理介质附件层（PMA） • 发送/接收器特性 • 介质接口层（MDI） • 电缆/连接器 CAN物理层的功能

48. 节点微控制器 控制线 地址线 数据线 CAN 控制器 TX RX Vref CAN发送/接收器 CAN-H CAN-L CAN节点的构成

49. 发送节点 接收节点 光耦 光耦 光耦 光耦 发送/接收器 发送/接收器 信 号 的 软 同 步 传 输 信 号 的 硬 同 步 传 输 信号传输过程

50. 发送/接收器 • 发送/接受器在两条线的CAN网络上发送信号时，一条线称为CAN-HIGH，另一条称为CAN-LOW，两条线上是差动信号，具体电平和特性取决于适用的标准或设计规范。 • 发送/接收器与总线通过两条线（CAN-HIGH，CAN-LOW）连接，总线两端有120欧姆的吸收电阻。 • 发送/接收器在输入状态时，通过输入电阻上的电流状态检测总线，当总线为显性状态时，有电流流过电阻，在总线为隐性状态时，没有电流流过电阻；输出驱动时，输出显性位时打开驱动三极管，驱动总线上的接受节点，输出隐性位时驱动三极管关断。 • 总线上的接收节点，在CAN-HIGH与CAN-LOW的差值小于0.5伏时，认为总线是隐性状态；如果CAN-HIGH与CAN-LOW的差值大于0.9伏，认为是显性状态， • 一般CAN-HIGH的标称取值(单位：V)有2.0、2.5、2.75、3.0、3.5、4.5，CAN-LOW对应的取值(单位：V)为0.5、1.5、2.0、2.25、2.5、3.0。