1 / 28

PROCESADORES

PROCESADORES. Clase Teórica N°5 Modos de direccionamiento. Arquitectura general de un sistema de cómputo. Bus de direcciones. Bus de datos. Bus de control. RW CS CE OE. MEMORIA Programas – Datos - Pilas. PERIFÉRICOS Sensores – Actuadores – Comunicaciones.

stavros-geordi
Download Presentation

PROCESADORES

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. PROCESADORES Clase Teórica N°5 Modos de direccionamiento

  2. Arquitectura general de un sistema de cómputo Bus de direcciones Bus de datos Bus de control • RW • CS • CE • OE MEMORIA Programas – Datos - Pilas PERIFÉRICOS Sensores – Actuadores – Comunicaciones

  3. Clasificación de las arquitecturas de procesadores Pila Acumulador Banco de registros Nivel 5 Banco de Registros Nivel 4 Nivel 3 ALU ALU ALU Nivel 2 Nivel 1 Nivel 0

  4. Clasificación de las arquitecturas de procesadores Nivel 5 Banco de Registros Nivel 4 Nivel 3 ALU ALU ALU Nivel 2 Nivel 1 Nivel 0

  5. Modos de direccionamiento Definición: Formas de hacer referencia a el contenido de la memoria del procesador. ¿Cómo se accede a los datos al ejecutar las siguientes instrucciones? a=a+5; a=a+b; a=a+b[3]; //(vector estático y dinámico)

  6. Modos de direccionamientoRegistro R4 • R4 + R3 Memoria principal Banco de Registros R0 Add R4, R3 R1 R2 R3 + R4 R5 R6 R7

  7. Modos de direccionamientoInmediato ó Literal R4 • R4 + 5 Memoria principal Banco de Registros R0 Add R4, #5 R1 R2 R3 + R4 R5 R6 R7

  8. Modos de direccionamientoDirecto R4 • R4 + M[1021] Memoria principal Banco de Registros R0 Add R4, (1021) R1 R2 R3 + R4 R5 R6 R7

  9. Modos de direccionamientoIndirecto R4 • R4 + M[R7] Memoria principal Banco de Registros R0 Add R4, (R7) R1 R2 R3 + R4 R5 R6 R7

  10. Modos de direccionamientoDesplazamiento R4 • R4 + M[100+R7] Memoria principal Banco de Registros R0 Add R4, 100(R7) R1 R2 R3 + R4 R5 R6 R7 + 100

  11. Modos de direccionamientoIndexado R4 • R4 + M[R1+R0] Memoria principal Banco de Registros R0 Add R4, (R0+R1) + R1 R2 R3 + R4 R5 R6 R7

  12. Modos de direccionamientoDiferido de memoria R4 • R4 + M[ M[R7] ] Memoria principal Banco de Registros R0 Add R4, @(R7) R1 R2 R3 + R4 R5 R6 R7

  13. Modos de direccionamientoAuto Incremento R4 • R4 + M[R7] R7 • R7 + d Memoria principal Banco de Registros R0 Add R4, (R7)+ R1 R2 R3 + R4 R5 R6 R7 + d

  14. Modos de direccionamientoAuto Decremento R4 • R4 + M[R7] R7 • R7 - d Memoria principal Banco de Registros R0 Add R4, -(R7) R1 R2 R3 + R4 R5 R6 R7 - d

  15. Modos de direccionamientoEscalado R4 • R4 + M[10+R1+R0*d] Memoria principal Banco de Registros d x 10 R0 + Add R4,10(R1)[R0] R1 R2 R3 + R4 R5 R6 R7

  16. Resumen R4 • R4 + M[10+R1+R0*d] R4 • R4 + M[R7] R7 • R7 – d . R4 • R4 + M[R7] R7 • R7 + d . R4 • R4 + M[ M[R7] ] . R4 • R4 + M[R1+R0] . R4 • R4 + M[100+R7] . R4 • R4 + M[R7] . R4 • R4 + M[1021] . R4 • R4 + 5 . R4 • R4 + R3 . Escalado Auto Decremento . Auto Incremento . Diferido de memoria Indexado Desplazamiento Indirecto Directo Inmediato Registro

  17. Ejecución de una instrucciónjmp 0x02 reset Inicial Búsqueda jz jmp Ejecución 0x20 ld a xx sub a and a ld xx a add a 0x06 0x00 lda 0x80 0x00 0x01 0x80 0x02 suba 0x81 0x04 0x03 0x81 0x04 jz 0x08 0x05 0x05 0x08 0x?? 0x06 jmp 0x02 0x06 0x07 0x02

  18. Ejecución de una instrucciónjmp 0x02 reset Inicial Búsqueda jz jmp Ejecución 0x20 ld a xx sub a and a ld xx a add a 0x07 0x00 lda 0x80 0x00 0x01 0x80 0x02 suba 0x81 0x04 0x03 0x81 0x04 jz 0x08 0x05 0x05 0x08 0x06 0x06 jmp 0x02 0x06 0x07 0x02

  19. Ejecución de una instrucciónsuba 0x81 reset Inicial Búsqueda jz jmp Ejecución 0x20 ld a xx sub a and a ld xx a add a 0x02 0x00 lda 0x80 0x00 0x01 0x80 0x02 suba 0x81 0x04 0x03 0x81 0x04 jz 0x08 0x05 0x05 0x08 0x02 0x06 jmp 0x02 0x06 0x07 0x02

  20. Ejecución de una instrucciónsuba 0x81 reset Inicial Búsqueda jz jmp Ejecución 0x20 ld a xx sub a and a ld xx a add a 0x03 0x00 lda 0x80 0x00 0x01 0x80 0x02 suba 0x81 0x04 0x03 0x81 0x04 jz 0x08 0x05 0x05 0x08 0x04 0x06 jmp 0x02 0x06 0x07 0x02

  21. Ejecución de una instrucciónsuba 0x81 reset Inicial Búsqueda jz jmp Ejecución 0x20 ld a xx sub a and a ld xx a add a 0x03 0x00 lda 0x80 0x00 0x01 0x80 0x02 suba 0x81 0x04 0x03 0x81 0x04 jz 0x08 0x05 0x05 0x08 0x81 0x06 jmp 0x02 0x06 0x07 0x02

  22. Ejecución de una instrucciónjz 0x08 reset Inicial Búsqueda jz jmp Ejecución 0x1F ld a xx sub a and a ld xx a add a 0x04 0x00 lda 0x80 0x00 0x01 0x80 0x02 suba 0x81 0x04 0x03 0x81 0x04 jz 0x08 0x05 0x05 0x08 0x02 0x06 jmp 0x02 0x06 0x07 0x02

  23. Estudio delPIC16F627A

  24. Estudio delPIC16F627A

  25. LaboratorioDiagrama de bloques Bus de Direcciones Bus de Datos MEMORIA Datos + Programa PERIFERICO Diseñado por Uds LEDS

  26. Laboratorio • Diseñar e implementar un periférico con las siguientes características: • • • Función: Contador de frecuencia variable • – • Configuración: Permitir, por medio del registro (200) activar y modificar la frecuencia de trabajo del contador según la tabla:

  27. Laboratorio r_w LEDs Bus de Direcciones Decodificador Contador Bus de Datos Mclk ··· 1 2 3 4 5 6 7 8 9 10 11 21 22 23 24 25 26 27 28

  28. Laboratorio IMPORTANTE! Llevar al laboratorio adelantado: Descripción en VHDL del periférico simulado, por lo menos él funcionando independientemente. Programa de prueba en lenguaje de máquina para comprobar su funcionamiento.

More Related