1 / 28

공학실험

공학실험. 조합회로. 조합논리회로 (Combination Logical Circuit) 현재의 입력 조합에 의해서만 출력이 직접 결정되는 논리 게이트로 구성된 회로 특히 조합논리회로를 1 개의 소자로 집적한 것을 조합 ( 논리 ) 게이트라 부름 단일 출력 조합회로와 다중 출력 조합회로로 구분 단일출력 조합회로 (NAND, NOR, EX-OR, EX-NOR) 다중출력 조합회로 가산 , 감산 등의 연산회로와 데이터 전송 등에 관련된 회로에 이용

sumayah
Download Presentation

공학실험

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 공학실험

  2. 조합회로 • 조합논리회로(Combination Logical Circuit) • 현재의 입력 조합에 의해서만 출력이 직접 결정되는 논리 게이트로 구성된 회로 • 특히 조합논리회로를 1개의 소자로 집적한 것을 조합(논리)게이트라 부름 • 단일 출력 조합회로와다중 출력 조합회로로 구분 • 단일출력 조합회로(NAND, NOR, EX-OR, EX-NOR) • 다중출력 조합회로 • 가산, 감산 등의 연산회로와 데이터 전송 등에 관련된 회로에 이용 • 반가산기, 전가산기, 디코더, 인코더, 멀티플렉서

  3. 조합논리회로 설계과정 • 블록도 • 설계 개념도 • 설계 기본 원칙

  4. A B Carry Sum 0 0 0 1 1 0 1 1 0 0 0 1 0 1 1 0 Ai Bi Si Ci Ai Bi HA Si Ci 반가산기 (Half Adder) • 1비트의 두 수를 더하는 논리회로 • 진리표 • 불 대수식 S = A • B + A • B = A + B C = A • B

  5. 전가산기 (Full Adder) • 앞자리에서 발생한 캐리포함 3개의 입력을 받아 더하는 회로 4비트 병렬 2진 가산기

  6. X0 X1 X2 X2n I0 I1 I2 In-1 2n xn encoder . . . . . . 인코더 (Encoder) • 2n 개의 신호를 입력받아 n개의 출력 신호를 얻는 회로(부호기) • 출력선의 수만큼 OR게이트로 구성 • 입력중 1개가 “1”이면 나머지는 “0” • 2 x 4 인코더의 진리표 및 블럭도 2N to N(2N x N) Encoder

  7. I0 I1 I2 In-1 X0 X1 X2 X2n n x 2n decoder . . . . . . 디코더 (Decoder) • n개의 신호를 입력받아 2n개의 출력 신호를 얻는 회로(해독기) • 출력선의 수만큼 AND게이트로 구성 • 출력중 1개가 “1”이면 나머지는 “0” • 2 x 4 디코더의 진리표 N to 2N(N x 2N) Decoder

  8. 멀티플렉서 (Multiplexer, MUX) • 멀티플렉서(multiplex, MUX)는 선택될 데이터 입력 중의 하나를 하나의 출력으로 공급하는 조합논리회로 • 2n개의 데이터입력(data input)과 이들 입력 중에서 하나를 선택하기 위한 n개의 제어입력(control input) 그리고 1개의 데이터출력(data output)으로 이루어진다

  9. 멀티플렉서 (Multiplexer, MUX) • 2X1 MUX

  10. I0 I1 I2 I3 X E s0 s1 멀티플렉서 (Multiplexer, MUX) • 4X1 MUX I0 I1 I2 In-1 X N x 1 MUX . . . s0 s1 sm

  11. 디멀티플렉서 (DeMultiplexer 1×4 DEMUX - 한 개의 선으로 정보를 받아 2n개의 가능한 출력선 중에서 하나를 선택하여 정보를 출력하는 회로 (데이터 분배기)

  12. 비교기 (Comparator) 2진 비교기 및 진리표

  13. 순차회로 순차논리회로 • 조합논리회로에 기억요소(memory element)가 연결되어 있고 기억요소의 출력이 조합논리회로의 입력으로 궤환되는 구조 • 메모리요소는 어떤 주어진 시간의 2진 정보를 저장하며 순차논리회로의 상태(state) • 입력신호는 외부로부터 입력신호인 2진 정보와 메모리 요소의 현재상태(present state) 값 • 출력은 외부 입력신호와 현재상태 입력의 함수 • 순차논리회로는 현재의 입출력값 뿐만 아니라 과거의 입출력값에 따른 출력값에 의해 특징 • 순차논리회로는 이전 값을 기억하기 위해 메모리 기능을 가져야만 한다. 조합논리회로에 추가되는 메모리의 개념과 피드백 회로 구성에 대해서 잘 이해해야 한다.

  14. 순차논리회로 • 메모리 기능(추가 부분) • 디지털 시스템에 메모리 기능이 없는 경우에는 키보드의 4를 누르고 있으면 7 세그먼트는 4를 표시하지만, 누르지 않으면 바로 4 표시가 사라진다. 메모리 기능이 있는 경우는 키보드의 4를 누르고 있으면 7 세그먼트는 4를 표시하고, 누르지 않아도 현재 상태를 기억하므로 4를 계속 표시한다.

  15. 순차논리회로의 종류 • 동기식(synchronous) 순차논리회로 : 정해진 시간에 의해서 동작 • 비동기식(asynchronous) 순차논리회로 : 정해진 시간에 관계없이 동작 • 클럭신호 • 레벨 트리거링(level triggering) : 1 또는 0 레벨에서 동작 • 에지 트리거링(edge triggering) : 정 에지 또는 부 에지 동작

  16. 플립플롭(Flip-Flop:FF) • 순서 논리 회로는 플립플롭(flip-flop)과 조합 논리 회로로 구성된 논리 회로를 의미 • 순서 논리 회로에서는 회로의 상태를 기억하는 기억 소자가 필요한데 가장 대표적인 기억 소자가 플립플롭이다. • 순서 논리 회로는 동기식(synchronous)과 비동기식(asynchronous)으로 분류 • 동기식 순서 논리 회로는 클록(clock) 펄스를 사용해서 여러 개의 플립플롭을 동시에 동작 • 비동기식 순서 논리 회로는 클록 펄스를 사용하지 않고 플립플롭을 동작시킨다. - 기본적인 플립플롭(SR 래치)

  17. RS플립플롭(RS Flip-Flop) • NAND Gate로 구현한 RS-Flip Flop RS 플립플롭(1) 입력 신호가 S=0, R=1일 때 출력 Q는 1이 된다. 또한 S=1, R=0일때, 출력 Q는 0이 된다. ( 즉, S,R에 대해 부논리로 동작) S=1, R=1인 경우에는 현재 상태를 유지한다. * S=0,R=0 인 신호는 금지.

  18. RS플립플롭(RS Flip-Flop) • NOR Gate로 구현한 RS-Flip Flop RS 플립플롭(2) 입력 신호가 S=1, R=0일 때 출력 Q는 1이 된다. 또한 S=0, R=1일때, 출력 Q는 0이 된다. ( 즉, S,R에 대해 정논리로 동작) S=0, R=0인 경우에는 현재 상태를 유지한다. * S=1,R=1 인 신호는 금지.

  19. S R Qt+1 0 0 0 1 1 0 1 1 무변화,Q(t) 0 1 부정,x 0 or1 R 0 Q 1 1 Q 2 S 1 0 1 R 0 Q 1 Q 2 S 0 1 RS플립플롭(RS Flip-Flop) • RS플립플롭은 모든 플립플롭의 기본 • 2개의 NOR 혹은 2개의 NAND 회로의 조합으로 구성(주로 NOR가 사용) • Q(t+1)은 클럭천이가 발생된 후에 Q 값: 다음상태(next state) 출력 • Q(t)는 때때로 클럭천이가 발생하기 전의 Q 값: 현재상태(present state) 출력 • ×는 무정의(indeterminate) 출력 두 개의 NOR 게이트로 만든 플립-플롭 RS-FF의 특성표 RS-FF의 블럭도 R Q FF S Q

  20. RS플립플롭(RS Flip-Flop) • 채터링 방지 회로의 구성 RS 플립플롭의 응용 예-1 스위치가 On된 후에 Bound를 해도 플립플롭의 특성에 의해 신호를 일정하게 유지한다. Vcc(+5V) Vcc 스위치

  21. RS플립플롭(RS Flip-Flop) • Detecting the light beam interruption RS 플립플롭의 응용 예-2 Vcc(+5V) 빛이 차단되면, 광트랜지스터에 의해 S=1, R=0 신호가 입력되어 경고등이 켜진다. 경고등을 Off 시키기 위해서는 빛이 들어오는 상태에서 스위치를 Off 한다. 스위치 Alarm Vcc(+5V)

  22. J K Qn+1 0 0 0 1 1 0 1 1 무변화 0 1 반전 JK플립플롭(JK Flip-Flop) • RS-FF 에서의 부정입력조건( S=R=1)을 개선한 FF • J=S, K=R단자와 동일 • J=K=1 일 때 출력은 반전(Toggle) • JK FF 한 종류로 다른 모든 FF 구성 가능(만능 FF) JK-FF의 특성표 JK-FF의 블럭도 J Q FF K Q

  23. D Qn+1 0 1 0 1 D플립플롭(D Flip-Flop) D 플립플롭 • SR플립플롭에 하나의 입력값만을 갖게 한다 • 기억소자(레지스터, RAM)을 구성하는 FF • 입력이 그대로 출력에 전달 D-FF의 특성표 D-FF의 블럭도 JK-FF의 D-FF화 D Q FF Q K Q FF J Q

  24. D플립플롭(D Flip-Flop) • 병렬 데이터 전송 D 플립플롭의 응용 동기적으로 이진 데이터를 병렬로 전송하기 위한 디지털 회로의 구성 Clock

  25. T Qn+1 0 1 무변화 반전 T플립플롭(T Flip-Flop) 카운터,타이머를 구성하는 FF - JK플립플롭의 입력을 하나로 만든 플립플롭 T-FF의 특성표 T-FF의 블럭도 JK-FF의 T-FF화 K Q FF J Q T Q FF Q

  26. 레지스터(Register) 시프트 레지스터 각 클록의 상승 시점에서 데이터를 기억소자 상에서 1개씩 이동시키는 방식의 레지스터

  27. 레지스터(Register) 시프트 레지스터 IC • 직렬 입력-병렬 출력 시프트 레지스터 입력된 직렬 데이터를 8 클럭 시간 지연 후 병렬 출력하는 레지스터 IC (74164) 병렬 출력 직렬입력

  28. 실습문제 • RS 플립플롭은 몇 가지 상태가 있는가? • 게이트로만 구성된 SR플립플롭을 구성하시오. • SR 플립플롭을 시뮬레이션하시오. • SR 플립플롭을 개량하여 D, T 플립플롭으로 작성하여라.

More Related