1 / 87

数字电子技术

数字电子技术. 自动化系：李思光 E-mail:siguang.li@163.com. 第六章 时序逻辑电路. 6.1 概述. Sequential logic circuit. 一、时序逻辑电路的特点 功能上： 任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关 。 例：串行加法器，两个多位数从低位到高位逐位相加 2. 电路结构上 ①包含存储电路和组合电路 ②存储电路的输出反馈到组合电路 的输入，存储器状态和输入变量 共同决定输出.

tanner-delacruz
Download Presentation

数字电子技术

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 数字电子技术 自动化系：李思光E-mail:siguang.li@163.com

  2. 第六章 时序逻辑电路

  3. 6.1 概述 Sequential logic circuit 一、时序逻辑电路的特点 • 功能上：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。 例：串行加法器，两个多位数从低位到高位逐位相加 2. 电路结构上 ①包含存储电路和组合电路 ②存储电路的输出反馈到组合电路 的输入，存储器状态和输入变量 共同决定输出

  4. 二、时序电路的一般结构形式与功能描述方法

  5. 可以用三个方程组来描述：

  6. 三、时序电路的分类 1. 同步时序电路与异步时序电路 同步：所有触发器的状态变化都在同一时钟信号（clk）操作下同时完成 异步：没有统一的clk,触发器状态的变化有先有后 CLK信号只加在某些触发器上，其它触发器的clk由别的触发器的输出提供。 2. Mealy型和Moore型 Mealy型： Moore型：

  7. 6.2 时序电路的分析方法 6.2.1 同步时序电路的分析方法 1、定义：找出给定时序电路的逻辑功能即电路的状态和输出状态在输入变量和时钟信号作用下的变化规律。 2、步骤： 1)写方程式 ①从给定电路写出存储电路中每个触发器的驱动方程 （输入的逻辑式），得到整个电路的驱动方程。 ②将驱动方程代入触发器的特性方程，得到状态方程。 ③从给定电路写出输出方程。

  8. 例： TTL电路

  9. 要想分析出电路的逻辑功能，需要把电路在一系列时钟信号作用下状态转换的全部过程找出来，电路的逻辑功能才能一目了然。要想分析出电路的逻辑功能，需要把电路在一系列时钟信号作用下状态转换的全部过程找出来，电路的逻辑功能才能一目了然。 2）状态转换表： 描述时序电路状态转换全部过程的真值表。采用循环迭代的方法。 将任何一组输入变量及电路初态带入状态方程和输出方程，可算出电路的次态和现态下的输出值；以此次态作为新的初态，和这时的输入变量取值再带入状态方程和输出方程计算…………

  10. 状态转换表

  11. 3)状态转换图 • 将每一个触发器状态的组合（电路状态）用一个圆圈表示 • 箭头表示状态转换的方向 • 箭头旁注明状态转换前输入变量取值和输出值。左边为输入，右边为输出。

  12. 三、状态机流程图（State Machine Chart）

  13. 四、时序图 时序图：在输入信号和时钟脉冲序列作用下，电路状态、输出状态随时间变化的波形图

  14. 例：

  15. （4）列状态转换表： （5）状态转换图

  16. *6.2.3 异步时序逻辑电路的分析方法 各触发器的时钟不同时发生 例： TTL电路

  17. *6.2.3 异步时序逻辑电路的分析方法 解：1、写方程式 驱动方程 状态方程 输出方程： 时钟方程： clk0=CLK；clk1= Q0；clk2= Q1；clk3= Q0

  18. *6.2.3 异步时序逻辑电路的分析方法 解：2、状态转换表

  19. *6.2.3 异步时序逻辑电路的分析方法 解：2、状态转换图

  20. 6.3 若干常用的时序逻辑电路 6.3.1 寄存器和移位寄存器 一、寄存器（Register） ①用于寄存一组二值代码，N位寄存器由N个触发器组成，可存放一组N位二值代码。 ②只要求其中每个触发器可置1，置0。 例1：

  21. 例：用维持-阻塞触发器结构的74HC175

  22. 二、移位寄存器（代码在寄存器中左/右移动）二、移位寄存器（代码在寄存器中左/右移动） 具有存储 + 移位功能

  23. 器件实例：74LS194A，左/右移，并行输入，保持，异步置零等功能器件实例：74LS194A，左/右移，并行输入，保持，异步置零等功能

  24. 扩展应用（4位 8位）

  25. 6.3.2 计数器 • 用于计数、分频、定时、产生节拍脉冲等 • 分类：按时钟分，同步、异步 按计数过程中数字增减分，加、减和可逆 按计数器中的数字编码分，二进制、二-十进制和 循环码… 按计数容量分，十进制，六十进制…

  26. 一、同步计数器 ①同步二进制加法计数器 • 构成规律 最低位处触发器：每来一个CLK翻转一次； 高位触发器：所有低位触发器全为1，再来CLK，高位触发器翻转。 • 设计思路1 采用T触发器，控制T的驱动方程 T0=1 T1=Q0 T2=Q0Q1 T3=Q0Q1Q2 驱动方程：Ti=Q0Q1Q2……Qi-1 选用下降沿时刻有效的边沿JK触发器，令T=J=K 进位输出不是电平而是有效沿

  27. ①同步二进制加法计数器 状态转换图

  28. ①同步二进制加法计数器 10 11 12 13 14 15 16 1 2 3 4 5 6 7 8 9 分频器：Q0、Q1、Q2、 Q3的频率是CLK频率的1/2（二分频）、1/4（四分频）、1/8（八分频）、1/16（十六分频） 计数器容量：

  29. 集成四位二进制加法计数器：74161 ET、EP：工作状态控制端

  30. 集成四位二进制加法计数器：74161 从电路的0000状态开始，连续输入16个计数脉冲时，电路将从1111状态返回0000状态，C端从高电平跳变至低电平，产生进位信号。（可以利用C的输出高电平或下降沿作为进位输出信号）

  31. ①同步二进制加法计数器 设计思路2 采用T触发器，控制时钟信号 clk0=CLK clk1=CLKQ0 clk2=CLKQ0Q1 clk3=CLKQ0Q1Q2 驱动方程：clki=CLKQ0Q1Q2……Qi-1

  32. ②同步二进制减法计数器 • 构成规律 最低位处触发器：每来一个CLK翻转一次； 高位触发器：所有低位触发器全为0，再来CLK，高位触发器翻转。 • 设计思路1 采用T触发器，控制T的驱动方程 T0=1 T1=Q'0 T2=Q'0Q'1 T3=Q'0Q'1Q'2 驱动方程：Ti=Q'0Q'1Q'2……Q'i-1 选用下降沿时刻有效的边沿JK触发器，令T=J=K 进位输出不是电平而是有效沿

  33. ②同步二进制减法计数器 设计思路2 采用T 触发器，控制时钟信号 clk0=CLK clk1=CLKQ'0 clk2=CLKQ'0Q'1 clk3=CLKQ'0Q'1Q'2 驱动方程：clki=CLKQ'0Q'1Q'2……Q'i-1

  34. ③同步加减计数器 加/减 计数器 计数结果 加/减 两种解决方案 加/减 计数器 计数结果

  35. a.单时钟方式 加/减脉冲用同一输入端，由其高低电平决定加/减器件。 设计思路： 增加加/减控制信号U '/D 实例：74LS191（用T触发器）

  36. b.双时钟方式 器件实例：74LS193（采用T’触发器，即T=1）

  37. 2. 同步十进制计数器 ①加法计数器 基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个CLK电路状态回到0000。

  38. 能自启动

  39. 器件实例：74LS160

  40. ②减法计数器 基本原理：对二进制减法计数器进行修改，在0000时减“1”后跳变为1001，然后按二进制减法计数就行了。

  41. 能自启动

  42. ③十进制可逆计数器 基本原理一致，电路只用到0000~1001的十个状态 实例器件 单时钟：74190,168 双时钟：74192

  43. 二. 异步计数器 1. 二进制计数器 ①异步二进制加法计数器 设计思路： 二进制数加法规律，低位1+1时产生进位，本位由1变为0，向高位发出进位，使高位翻转。（低位输出下降沿） 选取触发器： 下降沿触发、上升沿触发 CLKi=Qi-1 CLKi=Q'i-1

  44. ②异步二进制减法计数器 设计思路： 二进制数减法规律，低位0-1时产生借位，本位由0变为1，向高位发出借位信号，使高位翻转。（低位输出上升沿） 选取触发器： 下降沿触发、上升沿触发 CLKi=Q'i-1 CLKi=Qi-1

More Related