何宾 Tel ： 13911127536 email:hebin@mail.buct

1. 版权所有，禁止未经授权的商业使用行为 何宾 Tel：13911127536 email:hebin@mail.buct.edu.cn 北京中教仪装备技术有限公司

2. 培训内容 北京中教仪装备技术有限公司介绍 Xilinx公司介绍 Xilinx公司产品概述 Xilinx公司软件平台介绍 Xilinx公司ISE10.1软件及简单设计流程介绍 PicoBlaze8位嵌入式微控制器原理 EXCD-1硬件开发平台介绍 基于ISE10.1和PicoBlaze8位微控制器的设计实现 Xilinx片上可编程系统原理介绍 基于EDK10.1和MicroBlaze32位软核处理器的设计实现

3. PicoBlaze8位微控制器的设计实现--设计内容 PicoBlaze 8位微控制器设计由六个实验构成： 1）实验一：Xilinx工具流程 2）实验二：Architecture Wizard和PACE 3）实验三：全局时钟约束 4）实验四：综合技术 5）实验五：核生成器（IP核生成器） 6）实验六：ChipScope Pro调试

4. 实验一：Xilinx工具流程--设计结构原理 In_port waveforms out_port[7:0] PicoBlaze D Q en port_id[7:0] port_id[1] interrupt write_strobe Interrupt_ack counter Instructions D Q en Address port_id[2] Instruction ROM 显示SW中断计数器的值 Interrupt_event control 用户产生外部中断

5. 实验一：Xilinx工具流程--实验任务 了解ISE软件工具的使用，将完成和实现一个已经存 在的PicoBlaze设计。该实验由下面步骤实现： 步骤1：创建一个新的工程 步骤2: 添加设计文件到工程 步骤3: 汇编程序 步骤4: 完成设计 步骤5: 实现HDL行为仿真 步骤6: 实现（Implement）设计

6. 实验一：Xilinx工具流程--创建工程 打开ISE： 点击桌面图标 ，或选择 开始->所有程序->Xilinx ISE Design Suite10.1->ISE->Project Nevigator 在ISE主界面下，在主菜单下选择File->New Project 出现下面的界面 1 2

7. 实验一：Xilinx工具流程--创建工程 1）HDL: 顶层设计使用HDL语言输入实现 2）Schematic:顶层设计使用原理图输入实现 3）EDIF:顶层设计使用电子设计交换格式 （网表）实现。 4）NGC/NGD:顶层设计使用NGC/NGD网表实现。 3 鼠标点击

8. 实验一：Xilinx工具流程--创建工程 在Device Properties界面 中，选择合适的： 1)产品范围(product category) 2)芯片的系列(Family) 3)具体的芯片型号(Device) 4)封装类型（Package） 5)速度信息（speed） 6)综合工具（Synthesis Tool) 7)仿真工具（Simulator） 8)设计语言（Preferred Language）。 左图是参数的具体设置 4 鼠标点击

9. 实验一：Xilinx工具流程--创建工程 创建新源文件 窗口，由于这些 设计文件已经存 在，在此不需要 建立新的文件。 5 鼠标点击

10. 实验一：Xilinx工具流程--创建工程 左图显示添加 已经存在的文件 对话框界面。 6 鼠标点击

11. 实验一：Xilinx工具流程--创建工程 定位所要添 加文件的目 录，然后点击 打开按钮。 7

12. 实验一：Xilinx工具流程--创建工程 文件被添加进 来，然后点击 “Next”按钮。 8

13. 实验一：Xilinx工具流程--创建工程 工程总结 界面，点 击“Finish” 按钮。 9

14. 实验一：Xilinx工具流程--创建工程 至此，工程 的框架就这样完 成了。 10

15. 实验一：Xilinx工具流程--创建工程 主界面 又一次出现 了。 思考： 发生了什 么变化？ 11

16. 实验一：Xilinx工具流程--完成设计 一个示例.psm汇编程序叫init_test.psm包含在工程 中，下面对汇编程序进行汇编，来生成指令ROM文件， 并将其添加到设计中。 打开E:\labsolutions\VHDL\lab1\Assembler，找到预先复制的init_test.psm所在的工程目录。 1

17. 实验一：Xilinx工具流程--完成设计 用标准的文本编辑器打开int_test.psm文件 选择开始->所有程序->附件->命令提示符。 浏览到Assembler目录下，cd 路径名称 2 3 4

18. 实验一：Xilinx工具流程--完成设计

19. 实验一：Xilinx工具流程--完成设计 键入命令： kcpsm3 int_test.psm,出现下面的界 面。 5

20. 实验一：Xilinx工具流程--完成设计 将生成的int_test.vhd文件添加到工程中，注意这里 有很多方法： 方法1：ISE主界面下主菜单选择Project->New Source, 定位到生成的文件，然后打开该文件。 方法2：ISE主界面下的处理子窗口下，鼠标点击 Add Existing Source，然后打开该文件。 然后在主窗口中看到该文件已经被添加到工程中。 6

21. 实验一：Xilinx工具流程--完成设计 思考：深入掌握VHDL元 件声明和元件例化的方 法。并打开顶层设计文件 进行分析，分析文件的结 构。

22. 实验一：Xilinx工具流程--仿真设计 测试平台以行为级描述为主，不使用寄存器传输级的描述形式。 测试向量的生成可以使用两种方法： 1）波形文件 2）HDL语言描述 思考：到底那个方法好？为什么？ 波形直观，适合小规模设计的测试向量的生成 HDL语言描述，不直观，但灵活性非常好，设计越 复杂，其优越性就越明显。

23. 实验一：Xilinx工具流程--仿真设计 下面先添加测试向量文件，然后再分析，这样就 能掌握和适应HDL语言描述测试平台的方法。 在主菜单下，选择Project->Add Copy of Source 并打开测试向量文件test_bench.vhd，该文件就被添加 到工程中。思考：分析工程文件结构？ 1

24. 实验一：Xilinx工具流程--仿真测试文件 顶层设计文件 在测试平台文件 中被声明和例 化，表明测试是 对顶层设计文件 进行的。 声明部分

25. 实验一：Xilinx工具流程--仿真测试文件（难点）实验一：Xilinx工具流程--仿真测试文件（难点） 例化部分 软件仿真中，时钟信号的激励，产生周期时钟信号 使用VHDL语言中的行为描述语句

26. 实验一：Xilinx工具流程--仿真测试文件 软件仿真中，中断信号的激励，产生中断脉冲信号 使用VHDL语言中的行为描述语句来描述。

27. 实验一：Xilinx工具流程--仿真设计 仿真参数及环境的设置。在处理子窗口，选择 Xilinx ISE Simulator,并展开选择Simulate Behavioral Model,点击鼠标右键，选择Properties…，点击鼠标右 键，出现后面的界面 2

28. 实验一：Xilinx工具流程--仿真设计 修改仿真 的时间长度 25000ns,点 击OK,接受修 改的参数。 2

29. 实验一：Xilinx工具流程--仿真设计 在处理子窗口，选择Xilinx ISE Simulator,并展开选 择Simulate Behavioral Model，并用鼠标双击。 小圆圈开始转动，仿真过程开始，不要着急，此 时，ISE要完成一项重要的工作就是要生成行为级仿真 的模型，稍微等一下，下面的窗口就出现了。 3

30. 实验一：Xilinx工具流程--仿真设计 看到仿真的结果，思考：如何分析仿真的结 果？如果你想看到更多内部的信号，下面将告诉 你，如何做。 4

31. 实验一：Xilinx工具流程--仿真设计 这张图说明了这个过 程： 1)在Source窗口展开 kcpsm3_int_test 2)在下面的窗口选中address[9：0]，并点击鼠标右键 3）选择Add To Waveform, 想要观察的信号终于出现 了。

32. 实验一：Xilinx工具流程--设计综合 行为级综合可以自动将系统直接从行为级描述综合 为寄存器传输级描述。 行为级综合的输入为系统的行为级描述，输出为寄 存器传输级描述的数据通路。 行为级综合工具可以让设计者从更加接近系统概念 模型的角度来设计系统。同时，行为级综合工具能让设 计者对于最终设计电路的面积、性能、功耗以及可测性 进行很方便地优化。 行为级综合所需要完成的任务从广义上来说可以分 为分配、调度以及绑定。

33. 实验一：Xilinx工具流程--设计综合 Xilinx综合工具在对设计的综合过程中，主要执行以 下三个步骤： 1)语法检查过程，检查设计文件语法是否有错误； 2)编译过程，翻译和优化HDL代码，将其转换为综合 工具可以识别的元件序列； 3)映射过程，将这些可识别的元件序列转换为可识 别的目标技术的基本元件；

34. 实验一：Xilinx工具流程--设计综合 在ISE的主界面的处理子 窗口的synthesis的工具可以完 成下面的任务： 1）查看综合报告(view Synthesis Report) 2）查看RTL原理图(View RTL schematic） 3）查看技术原理图(View Technology Schematic) 4）检查语法(Check Syntax) 5）产生综合后仿真模型 (Generate Post-Synthesis Simulation Model)。

35. 实验一：Xilinx工具流程--设计综合属性设置 在处理子窗口 下，选择Synthesis- XST,单击鼠标右键, 选择Properities… 出现下面的窗口 注意：看起来好像 很复杂，但是掌握方 法，就知道其中的奥 妙了，

36. 实验一：Xilinx工具流程--设计综合属性设置 如果你想彻底 的弄懂，参考文献 会告诉你全部的答 案。 其实，对于竞 赛和教学没必要都 弄清楚，这点要切 记。

37. 实验一：Xilinx工具流程--设计综合 实现综合很简单，只需在处理子窗口中，用鼠标双 击Synthesize-XST,小圆圈出现，并且在控制台窗口， 显示综合过程中的信息。当出现绿色小圆圈的时候， 综合就完成了。 下面将揭开综合过程的一些迷，目的深入了解XST 的综合过程。 1

38. 实验一：Xilinx工具流程--设计综合 查看RTL符号 2 双击，展开，内部结构一目了然

39. 实验一：Xilinx工具流程--设计综合

40. 实验一：Xilinx工具流程--设计实现 在ISE中的实现（Implement）过程，是将综合输出 的逻辑网表翻译成所选器件的底层模块与硬件原语，将 设计映射到器件结构上，进行布局布线，达到在选定器 件上实现设计的目的。

41. 实验一：Xilinx工具流程--设计实现 实现过程主要分为3个步骤：翻译（Translate）逻辑 网表，映射（Map）到器件单元与布局布线（Place & Route）。 翻译的主要作用是将综合输出的逻辑网表翻译为 Xilinx特定器件的底层结构和硬件原语。 映射的主要作用是将设计映射到具体型号的器件 上。 布局布线的主要作用是调用Xilinx布局布线器，根据 用户约束和物理约束，对设计模块进行实际的布局，并 根据设计连接，对布局后的模块进行布线，产生PLD配 置文件。

42. 实验一：Xilinx工具流程--设计实现

43. 实验一：Xilinx工具流程--设计实现参数设置 选择Implement Design, 点击鼠标左键，选择 Properties…,出现下面的属 性设置界面。

44. 实验一：Xilinx工具流程--设计实现参数设置 如果你想彻底 的弄懂，参考文献 会告诉你全部的答 案。 其实，对于竞 赛和教学没必要都 弄清楚，这点要切 记。

45. 实验一：Xilinx工具流程--设计实现 实现很简单，只需在处理子窗口中，用鼠标双 击Implement Design,小圆圈出现，并且在控制台窗口， 显示综合过程中的信息。当出现绿色小圆圈的时候， 综合就完成了。 下面将揭开实现过程的一些迷，目的深入了解XST 的实现过程。 1

46. 实验一：Xilinx工具流程--设计实现 实现结果的查看。 2

47. 实验一：Xilinx工具流程--设计实现 布局布线的查看，芯片内部结构一目了然 3 放大

48. 实验一：Xilinx工具流程--设计实现 放大

49. 实验二：Architecture Wizard和PACE --设计目标 Architecture Wizard使设计人员配置和添加FPGA资 源到设计。PACE使设计人员添加位置约束到设计。 实验二的设计目标: 1）使用Architecture Wizard来配置和初始化DCM（Digital Controller Management） 2）使用PACE来实现位置约束 3）实现设计，并确保使用了位置约束 4）使用硬件下载和测试设计。

50. 实验二：Architecture Wizard和PACE --设计步骤 该实验包含下面几个步骤： 1）配置DCM 2）初始化DCM 3）分配引脚位置 4）用硬件测试设计