8255

1. Programowalny układ we/wy równoległego. 8255

2. Wyprowadzenia układu

3. Przeznaczenie wyprowadzeń PA, PB, PC - 8-bitowe porty we/wy /CS - chip select: aktywacja układu /RD - read: odczyt /WR - write: zapis RESET - zerowanie układu D0 ... D7 - szyna danych A0, A1 - szyna adresowa

4. Przeznaczenie portów 8-bitowe porty PA i PB mogą być ustawione jako wejścia bądź wyjścia, natomiast port PC podzielony jest na dwie 4-bitowe części, które można oddzielnie programować jako wejście lub jako wyjście. Sygnał RESET zeruje wszystkie rejestry układu oraz porty i ustawia je jako wyjścia.

5. Sterowanie układu 8255

6. Schemat wewnętrzny

7. Tryby pracy • Mod 0 - Każdy z portów może pracować jako we lub wy proste. • Mod 1 - PA, PB: we lub wy z potwierdzeniem; PC: port sterujący. • Mod 2 - PA: transmisja dwukierunkowa z potwierdzeniem. PB: tryb 0 lub 1. PC: port sterujący

8. Słowo programujące

9. Mod 0 • Jest on przeznaczony do realizacji bezwarunkowych operacji wejścia/wyjścia. • dwa porty 8-bitowe i dwa porty 4-bitowe • mozliwość zaprogramowania każdego portu jako wejścia lub jako wyjścia • wyjścia z rejestrami zatrzaskowymi • wejścia bez rejestrów zatrzaskowych

10. Mod 1 PA i PB pracują jako wejścia PC7 we/wy proste PC6 PC5 IBF A input buffer full PC4 INTE A, /STB A interrup enable, strobe PC3 INTR A interrupt PC2 INTE B, /STB B interrupt enable, strobe PC1 IBF B input buffer full PC0 INTR B interrupt

11. Mod 2 • Jest on przeznaczony do realizacji operacji wejścia/wyjścia z przerwaniem, tylko poprzez port A - przy dwóch kierunkach przesyłu danych. Umożliwia on wymian´ danych z elementem zewnętrznym za pomocà jednej, 8-bitowej magistrali danych. Potrzebne do tego celu sygnalny są również wyprowadzane przez port C. • jedna grupa końcówek składająca się z dwukierunkowego portu A oraz z pięciu bitów portu C • możliwość zaprogramowania portu A jako wejścia i wyjścia równocześnie, przy czym zarówno wejście jak i wyjście maja rejestry zatrzaskowe • możliwość zaprogramowania jako wejścia lub jako wyjścia tych linii portu C, które nie służą do przekazywania sygnałów sterujących

12. Znaczenie bitów portu C w modzie 1 PC7 /OBF A output buffer full PC6 INTE A, /ACK A interrup enable, acknowledge PC5 we/wy proste PC4 we/wy proste PC3 INTR A interrupt PC2 INTE B, /ACK B interrupt enable, acknowledge PC1 /OBF B output buffer full PC0 INTR B interrupt

13. Znaczenie bitów portu C w modzie 2 PC7 /OBF output buffer full wy PC6 INTE, /ACK interrup enable / acknowledge we PC5 IBF input buffer full wy PC4 INTE, /STB interrup enable / strobe we PC3 INTR interrupt dla we i wy ------------------------------------------------------------------------------ PC2 tryb 0 PB: we/wy proste PC1 tryb 1 PB: jak w trybie 1 dla PB PC0

14. We/wy z potwierdzeniem • /OBF jest ustawiany przez narastające zbocze /WR i zerowany przez /ACK • IBF jest ustawiany przez /STB i zerowany przez narastające zbocze /RD • /ACK jest sygnałem potwierdzającym przyjęcie danych przez element zewnętrzny • /STB jest sygnałem wpisującym dane do bufora wejściowego • INTE jest sygnałem umożliwiającym generację sygnału INT • jest zmieniany przez ustawianie i zerowanie odpowiedniego bitu PC poprzez rejestr sterujący • INT dla we: ustawiany, gdy /STB, IBF i INTE są aktywne; zerowany przez opadające zbocze /RD dla wy: ustawiany, gdy /ACK, OBF i INTE są aktywne; zerowany przez opadające zbocze /WR