主存储器实验

主存储器实验 许昌学院计算机科学与技术学院

实验目的 • （1）熟悉ROM芯片和RAM芯片在功能和使用方法等方面的相同和差异之处；学习用编程器设备向EEPROM芯片内写入一批数据的过程和方法。 • （2）理解并熟悉通过字、位扩展技术实现扩展存储器系统容量的方案； • （3）了解静态存储器系统使用的各种控制信号之间正常的时序关系； • （4）了解如何通过读、写存储器的指令实现对58C65 ROM芯片的读、写操作； • （5）加深理解存储器部件在计算机整机系统中的作用。

地址总线 记为AB15～AB0，统一由AR驱动，且AR只接受由ALU输出的信息；提供读写主存的16位地址、读写I/O接口的8位（AB低位）入出端口地址；地址总线的位数决定了可寻址的最大主存空间，而I/O端口地址的位数影响可接入系统的外设数目。控制总线信号主要经一片2－4译码器器件74LS139给出；基本功能是用来指明总线周期的类型和本次入、出操作完成的时刻；读写主存和读写外设接口均与CPU操作同步。数据总线在计算机各功能部件之间完成数据传送的线路；其工作速度（频率）和位数（宽度）决定了总线上最大的数据传输率。 TEC-2000教学计算机内存储器的组成与设计

数据总线 教学计算机通过双向三态门分割成内部数据总线IB和外部数据总线DB两部分。外部数据总线用于连接主存和串行接口；内部数据总线可接收数据开关送来的外部数据，也可用于CPU内部信息传送；内部总线上的信息可以送往指令寄存器、状态寄存器、运算器的数据输入端D。系统时钟及时序教学机选用1.8432MHz的晶振，6分频后用307.2KHz的时钟作为系统主时钟；该时钟既用于驱动CPU，也用于驱动I/O总线，并保持CPU与主存和I/O读写同步；读写主存或I/O时，每个总线周期由两个时钟时间组成地址时间数据时间 TEC-2000教学计算机内存储器的组成与设计

/CS0 高8位数据低8位数据 8 8 /WE 58C65 58C65 0000～1FFFH /CS1 2000～27FFH 6116 6116 CS7～CS0 13 13 图7.16 教学计算机存储器组成框图 3-8译码器高3位低13位地址寄存器AR TEC-2000教学计算机内存储器的组成与设计 • 静态存储器的组成与设计

教学计算机TEC-2000存储器设计 • 设计要求 • 需要ROM来存放监控程序 • 需要RAM供用户和监控程序使用 • 能够让用户进行扩展 • 设计原则 • 尽量简单，能体现出原理课教学要求 • 不追求高速度

控制总线设计 • 时钟信号 • 与CPU时钟同步（降低了CPU主频） • 读写信号 /MIO REQ /WE 0 0 0 内存写 /MWR 接/WE 0 0 1 内存读 /MRD 接/OE 0 1 0 I/O写 /WR 0 1 1 I/O读 /RD 1 X X 不用用DC3实现

TEC-2000内存控制信号获取 MWR MRD WR RD MMREQ IOREQ 2Y0 2Y1 1Y0 1Y1 1Y2 1Y3 DC3 139 1B 1A 1G 2B 2A 2G 74LS139：双2-4译码器 REQ WE GND MIO

地址总线设计 • 片选信号 • A15、A14和A13最高位地址译码产生 • /MMREQ作为使能信号 • 地址信号 • A10~A0：11位地址 • 1个地址单元对应4个地址 • 来自地址寄存器用DC5实现

TEC-2000片选信号 A15 A14 A13 0000~1FFF 2000~3FFF 4000~5FFF 6000~7FFF 8000~9FFF A000~BFFF C000~DFFF E000~FFFF C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 DC5 138 G2A G2B G1 GND MMREQ VCC DC5 74LS138: 3-8译码器

TEC-2000地址信号 数据总线 D15~D0 D15~D8 D7~D0 MRD MRD ROMH 28C64 ROML 28C64 OE OE WE WE A12~A0 CS CS A12~A0 Y0 Y0 D15~D8 D7~D0 MRD MRD RAMH 6116 RAML 6116 OE OE WE WE A10~A0 CS A10~A0 CS Y1 Y1 MWR A10~A0 地址总线

内存储器和串行接口 存储器由 2 组 8 位区组成，可运行于8 位或16位方式；每组由 1 片 2716 RAM 和 2 片 28C64 ROM芯片组成，亦可选用2764 ROM芯片。对16位地址的最高3位译码，产生 8 个存储器片选信号，各自对应8192 的存储容量。 2 路串行接口，其中一路正常运行，另一路经扩展后方可使用。对 8 位 IO 端口地址的最高 4位译码，产生 8 个 IO芯片的片选信号。 1 片双 2-4 译码器 139 给出内存和 IO 的读写命令信号。 2 片GAL 和 2 片 373 寄存器用于支持中断响应与处理实验。

数据总线设计 • 与内部总线相连 • 三态门控制

实验说明 • 教学计算机存储系统由ROM和RAM两个存储区组成，分别用EPROM芯片和RAM芯片构成。TEC-2000教学计算机中还安排了另外几个存储器器件插座，可以插上相应存储器芯片以完成存储器容量扩展的教学实验。

实验内容 • 1、要完成存储器容量扩展的教学实验，需要为扩展存储器选择一个地址，即将扩展存储器的片选（标有/CS的2个插孔的上面一个）与标有MEM /CS的插孔中的一个相连； • 2、用监控程序的D、E命令对存储器进行读写，比较RAM(6116)、EEPROM(28系列芯片)EPROM（27系列芯片）在读写上的异同； • 3、用监控程序的A命令编写一段程序，对RAM(6116)进行读写，用D命令查看结果是否正确； • 4、用监控程序的A命令编写一段程序，对扩展存储器EEPROM（28系列芯片）进行读写，用D命令查看结果是否正确；如不正确，分析原因，改写程序，重新运行。

实验步骤 • 1、将教学机左下五个开关设为00101状态 • 2、插接两片58C5EEPROM芯片； • 3、用导线将其右侧的/CS片选同下方的一个地址范围相联； • 4、将教学机和计算机通过串口1连接，运行监控程序并启动教学机；

实验步骤 • 5、用E命令改变内存单元的值，并用D命令观察结果，如输入： • E 2020↓ • 连续输入1111 空格 2222 空格 3333 空格 4444 空格 5555 空格 • 然后用D命令查看对应单元是否发生变化 • 如果输入E 1000 ↓并连续修改几个单元的内容，并用D命令查看结果，同上面的对比，分析原因。

实验步骤 • 6、用A命令输入一段程序，执行并观察结果： • A 2000 ↓ • 2000：MVRD R0,AAAA • 2002: MVRD R1,5555 • 2004: AND R0,R1 • 2005: RET • 执行G 2000↓观察寄存器的状态 • 这时关闭教学机并重新启动，再观察2000单元的内容是否发生变化（通过反汇编指令U）； • 或者修改从2020起始的几个单元的内容后，再重新启动教学机，观察这几个单元的内容是否依然存在； • 分析其原因。

实验步骤 • 7、将扩展的ROM芯片的/CS圆孔针与标有MEM /CS的一排圆孔针中的一个地址相联，如4000~5FFF，并将其左侧的VCC /MWR插针下面2个短接 • 8、通过E命令修改其若干个单元的内容，如E 5000 ↓观察结果 • 断电后重新启动，用D命令查看内存单元5000起始的几个单元的值，看其内容是否发生变化，分析原因。

实验步骤 • 9、输入下面的程序 • A 2000 • 2000:MVRD R0,0000 • 2002:MVRD R2,000A • 2004:MVRD R3,5001 • 2006:STRR [R3],R0 • 2007:MVRD R6,0FFF • 2009:DEC R6 • 200A:JRNZ 2009 • 200C: INC R0 • 200D:INC R3 • 200E:DEC R2 • 200F:JRNZ 2006 • 2011:RET

实验步骤 • 执行G 2000后，用D 命令查看5001起始的几个内存单元的值。 • 将R6修改为 00FF之后再查看结果，观察会有什么现象。

扩展EEPROM芯片读操作同一般的RAM相同，而写操作需要一定的时间，大约1毫秒，因此需要有延时程序段，依完成正确的写操作。扩展EEPROM芯片读操作同一般的RAM相同，而写操作需要一定的时间，大约1毫秒，因此需要有延时程序段，依完成正确的写操作。

主存储器实验

主存储器实验

Presentation Transcript