1 / 14

Orbis pictus 21. století

Tato prezentace byla vytvořena v rámci projektu. Orbis pictus 21. století. Klopné obvody RST a JK. OB21-OP-EL-CT-JANC-M-3-003. Klopný obvod RST.

topper
Download Presentation

Orbis pictus 21. století

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript


  1. Tato prezentace byla vytvořena v rámci projektu Orbis pictus 21. století

  2. Klopné obvody RST a JK OB21-OP-EL-CT-JANC-M-3-003

  3. Klopný obvod RST • Pokud je požadován záznam informace ze vstupů R a S do klopného obvodu v určitém časovém intervalu, je možné doplnit vlastní klopný obvod vstupními hradly, která se otvírají taktovacím impulsem T. • Příklad tohoto obvodu sestaveného z hradel NAND je na obr. 1

  4. Klopný obvod RST Obr. 1 Schéma taktovaného RS klopného obvodu

  5. Klopný obvod RST • Pravdivostní tabulka na obr.2 udává stav, do kterého přejde výstup tehdy, když taktovací impuls má hodnotu logická 1, a ve kterém výstupy setrvají po skončení impulsu. • Výstupy reagují na změny vstupních signálů po celou dobu trvání taktovacího impulsu. • Stav 1, 1 na vstupech R a S je opět nedovolený. • Ani tento obvod není tedy proti vzniku zakázaného stavu ošetřen. • Z pravdivostní tabulky na obr. 2 je patrné, že taktovací signál T ve stavu logická 1 vytváří vodivou cestu pro agresivní 0 obvodů NAND.

  6. Klopný obvod RST Obr. 2 Pravdivostní tabulka RST klopného obvodu

  7. JK klopný obvod • J-K klopný obvod nemění svůj stav, pokud jsou oba dva vstupy J a K nulové. • Pokud na vstup vložíme J= 0 a K= 1, provede se reset obvodu. • Pokud na vstup vložíme J = 1 a K = 0, provede se set (nastavení) obvodu. • Pokud na oba vstupy J a K vložíme hodnotu 1, změní se logická hodnota na výstupu na hodnotu opačnou, tj. dojde k překlopení obvodu.

  8. JK klopný obvod • Této vlastnosti se využívá při konstrukci čítačů.

  9. JK klopný obvod • Chování J-K klopného obvodu lze popsat excitační tabulkou: • Při nastavení vstupů J=K=1 se po celou dobu, kdy je T=1, výstup Q neustále mění na opačné hodnoty !

  10. JK klopný obvod Mapa chování JK klopného obvodu

  11. JK klopný obvod • Klopné obvody JK jsou vyráběny jako integrované obvody pod označením 7470, 7472 a 7473, které se liší především počtem J a K vstupů, případně dodatečnými nastavovacími a nulovacími vstupy. • Pracují jako dvojčinné klopné obvody typu master – slave. • Mívají asynchronní vstupy R a S, ty jsou typu master ( jsou vlivnější, paralyzují ostatní vstupy), a potom synchronní vstupy J, K a hodinový vstup T.

  12. JK klopný obvod • Synchronní vstupy jsou typu slave (pracují až když mohou). • Tyto obvody reagují na sestupnou hranu taktovacího impulsu T. • Jak je vidět i z mapy chování JK klopného obvodu, klopný obvod nemá zakázanou kombinaci vstupních proměnných J a K, ale všechny čtyři kombinace vstupních proměnných J a K jsou povoleny.

  13. Děkuji za pozornost Ing. Ladislav Jančařík

  14. Literatura • Antošová M, Davídek V.: Číslicová technika, KOPP České Budějovice 2008 • Bernard J., Hugon J., Le Covec R.: Od logických obvodů k mikroprocesorům I, SNTL Praha 1982

More Related