Hilo temático

1. Hilo temático • ¿Cuál es el ciclo de un Integrado? • ¿Qué se hace en la fabrica? • ¿Cómo se hace el diseño? • ¿Cómo acceder hoy desde Argentina? • ¿Cuál es el beneficio?

2. Día de la Industria Curso: Introducción al desarrollo electrónico basado en tecnologías de integración

3. ROM I/O CPU RAM CTRL Ciclo de un Chip Idea Diseño Herramientas EDA TSMC , UMC ,WIIN, GCT Fabricación + Verificación Prototipo

4. Software CAD Ciclo de la -electrónica Encapsulado Testeo Fabricación Software Electrónica periférica e interfaces Diseño Sistemas

5. Software CAD Ciclo de la -electrónica Encapsulado Testeo Fabricación Electrónica periférica e interfaces Diseño Sistemas

6. ¿Qué se hace en el FAB? Lithography, Thermal Oxidation, Diffusion, Ion Implantation, Interconnects

7. De donde sale a a donde llega • ¿sólo esto es el producto?

8. Las tareas que se realizan en el FAB • Repeticiones de los siguientes trabajos: • Oxidation • Photolithography • Etching • Diffusion • Evaporation or sputtering • Chemical vapor deposition • Ion Implantation • Epitaxy • http://www.leb.e-technik.uni-erlangen.de/lehre/mm/html/start.htm

9. Fotolitografía • Diseñar las máscaras en la computadora • Transferencia a la placa fotolitográfica • Imagen Reticular (1x o 10x del tamaño final) • Mascara final

10. Litografía • Steps involved: • Substrate covered • Photoresist applied • Mask • Exposure and development • After etching • After resist removal • pattern

11. Oxidación Térmica

12. Conexionado

13. Una vista en corte del producto de la FAB • Interconexiones • Contactos a Poly y Metal • Vias: Metal a metal • Dieléctrico separador • “Passivation” substrate

14. ¿Cómo se hace un dispositivo con estos pasos? La receta de un dispositivo

15. NMOS

16. CMOS

18. Software CAD Flujo de diseño Encapsulado Testeo Fabricación Electrónica periférica e interfaces Diseño Sistemas

19. Design and Verification Flows (1/3)

20. Hardware Design Soft Design Design and Verification Flows (2/3)

21. Design and Verification Flows (3/3)

22. Simple Design Flow • Tools available in the package: Lay out tool Circuit at the mask (layout) level Schematic Tool Circuit at the Schematics level LVS consistency mask = schematic ? Simulation: Spice or any Spice based engine Digital RC simulation

23. Ejemplo Tanner Design Software 1 • Suggested design flow L-Edit Circuit at the mask (layout) level 4 S-Edit Circuit at the Schematics level LVS consistency mask = schematic ? 5 2 3 Simulation: T-Spice or any Spice based engine

24. Empresas de EDA • Agilent Technologies • Altera Corporation • Ansoft Corporation • Avant! (Synopsys) • Cadence Design Systems • Circuit Semantics, Inc. • Dolphin Integration • Magma Design Automation • Mentor Graphics • Silicon-Based Technology • SpringSoft • Synopsys & (Avant!) • Synplicity • SynTest Technologies • Tanner Research • TransEDA • Verplex (Cadence) • Xilinx, Inc.

25. Herramientas EDA (1/2) • Testbench Automation • VERA • Static Timing Analysis • PrimeTime • Power Analysis • PrimePower • Design for Testability • DFT Compiler/TetraMAX/TurboDFT/FastScan/Verifault • Place & Route • Silicon Ensemble/Apollo/Astro/SOC Encounter/Blast Fusion • Full-custom Layout • Virtuoso/Laker/CosmosLE/L-Edit • Layout Verification • Calibre/Diva-Assura/Hercules/Dracula • RC Extraction • Calibre xRC/Star-RCXT/Fire & Ice/Dracula LPE • Verilog Simulation • Verilog-XL/NC-Verilog/ ModelSim/VCS • VHDL Simulation • ModelSim/Sirocco/Leapfrog/VSS • HDL Debugging • Debussy • HDL Design Rule Checking • nLint/LEDA/Nova Explorer/DesignVerifier • Code Coverage Analysis • Verification Navigator • HDL Synthesis • Design Compiler/Power Compiler/Ambit • Formal Verification • LEC/Formality 2005-05-30

26. Herramientas EDA (2/2) • Schematic Entry • Composer/CosmosSE • Circuit(MS) Simulation • Hspice/NanoSim/Eldo/SBT Spice/T-Spice/Smash/Spectre • RF Simulation • ADS/Harmonica/Symphony/Spectre RF • Cell Characterization • DynaCell • Process Simulation • TCAD-Taurus • FPGA Synthesis • Synplify Pro/FC II/Leonardo • FPGA Design • Maxplus II/Quartus II/Foundation/ISE/FPGA Advantage • SOC Emulation • System Explorer • SOPC Flow • Excalibur-ARM/Excalibur-Nios • PCB Design • Alegro • System-level Design • SPW/HDS/CoCentric System Studio/SystemC Compiler/Fixed-Point Designer/ADS-DSP/COSSAP • HW/SW Co-Verification • Seamless CVE 2005-05-30

27. Herramietas Gratuitas • Magic • layout • LASI • Layout • Simulation • LVS • IRSIM • Simulation • Electric • Schematics • VHDL • Layout • Routing and placing • Xcircuit • Schematic • ……. 2005-05-30

28. Veamos un ejemplo local

29. Detector de procedencia de sonido Tecnología TSMC 0.35 µm  = 0.2 µm 3 mm

30. Ejemplo “autóctono” (2) 170.000 transistores Approx. 2 bloques 100 etapas por bloque 1 Contador de 12 bits por bloque

31. 1 x

32. 5 x

33. 10 x

34. 50 x

35. 100 x

36. 200 x Inversor

37. Hilo temático • ¿Cuál es el ciclo de un Integrado? • ¿Qué se hace en la fabrica? • ¿Cómo se hace el diseño? • ¿Cómo acceder hoy desde Argentina? • ¿Cuál es el beneficio?

38. ¿Desde Argentina ? Máscara Acceso a fabricación bajo/mediano/gran volúmen Software de CAD  Diseño a nivel esquemático Y simulación sobre PC estándar Máscara se envía por e-mail a fábrica Extranjero Circuito disponible para verificación Argentina

39. ¿Cómo es el acceso a la FAb ? Máscara Acceso a fabricación bajo/mediano/gran volúmen Software de CAD  Diseño a nivel esquemático Y simulación sobre PC estándar Máscara se envía por e-mail a fábrica Extranjero Circuito disponible para verificación Argentina

40. Corridas múltiple chip Chip de la industria Chips educacionales

41. The MOSIS Service Consorcio Latinoamericano de Servicios de Integración

42. Acuerdos Actuales • Acuerdo con la compañía de servicios MOSIS para acceder el programa educacional de fabricación • Detalle de Tecnologías accesibles en forma libre para educación • AMI 1.5 µm • AMI 0.5 µm • Todas las tecnologías accesibles por MOSIS para la industria La presencia de MOSIS hoy en Bahía Blanca es la mejormuestra la disponibilidad de esta tecnología

43. Prototipos de bajo volumen • Prototipo experimental en AMI 1.5m (5-40 unidades) • 3000 ARS a través de www.mosis.org (precio comercial) • Y los precios de mediano volumen ??? • Cualquiera puede acceder hoy día a precios razonables en tecnologías de 0.5 micrones

44. Hilo temático • ¿Cuál es el ciclo de un Integrado? • ¿Qué se hace en la fabrica? • ¿Cómo se hace el diseño? • ¿Cómo acceder hoy desde Argentina? • ¿Cuál es el beneficio?

45. Porqué conviene hacer diseño de Micro/Nano electrónica? • Segmento de alto valor agregado que solo requiere RRHH • Acceder a nuevos mercados • SoC, SoP, IP cores, Silicon IP, Sensores inteligentes • Plataforma para hacer electrónica • Menores costos • Prestaciones: tamaño, consumo, velocidad Precio comercial proceso 0.8m

46. Ampliando ventajas • Simplificación • Menores costos de montaje • Menores costos de aprovisionamiento • Mayor seguridad en el suministro • Eficiencia • Menor tamaño • Mayor velocidad • Menor consumo • Funcionalidad • Mayor libertad en el diseño • Bajo costo de la complejidad adicional • Confiabilidad • Resguardo de la Propiedad

47. ¿Preguntas?