1 / 43

第一章 數位原理

第一章 數位原理. 本章小節. 1-1 數位信號定義 1-2 數位波形 1-3 數位邏輯 1-4 數位資訊的儲存及搬移 1-5 數位動作 1-6 數位電腦 1-7 數位積體電路 1-8 數位 IC 信號位準. 數位信號定義 - 類比與數位. 類比 (analog)- 連續性之變化值。 數位 (digital)- 經由取樣 (sample) 所獲得的有限數目之非連續 (discrete) 值。. 數位信號定義 - 二進位系統. 圖 1-2 二進位數字 0101( 十進位 5). 二進位系統 (binary system).

umed
Download Presentation

第一章 數位原理

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第一章數位原理

  2. 本章小節 • 1-1 數位信號定義 • 1-2 數位波形 • 1-3 數位邏輯 • 1-4 數位資訊的儲存及搬移 • 1-5 數位動作 • 1-6 數位電腦 • 1-7 數位積體電路 • 1-8 數位IC信號位準

  3. 數位信號定義-類比與數位 • 類比(analog)-連續性之變化值。 • 數位(digital)-經由取樣(sample)所獲得的有限數目之非連續(discrete)值。

  4. 數位信號定義-二進位系統 圖1-2 二進位數字0101(十進位5) • 二進位系統(binary system) +5 Vdc = H = 1 = T 正邏輯 0 Vdc = L = 0 = F

  5. 數位信號定義-理想的數位訊號 圖1-3 理想的數位信號 • 理想的數位訊號

  6. 數位波形-電壓位準 • 任何數位電路輸出的電壓位準會與連接的負載有關。

  7. 數位波形-交換時間 tf :下降時間 tr :上升時間 理想的數位信號 實際的數位信號

  8. 數位波形-週期和頻率 • 計時脈波訊號(clock signal)f：頻率(Hz)T：週期(s) 圖1-6 (a)對稱信號(週期T) (b)非對稱信號 (c)系統時鐘

  9. 數位波形-工作週期 • 工作週期(duty cycle)可方便量測波行為對稱或非對稱。Ex.1-1 p.11

  10. 數位邏輯-一般邏輯準位 圖1-7 (a)開關 (b)開關 (c)正常低態繼電器 • 數位電壓準位可由開關的動作來完成，現今是由電晶體及電阻所組成之積體電路來完成。

  11. 數位邏輯-緩衝器 圖1-8 (a)緩衝放大器模型 (b)直值表 (c)符號 • 緩衝器(buffer)可視為一電子開關，使數位電路有能力輸送額外電流給負載。

  12. 數位邏輯-三態緩衝器 • 三態緩衝器(tri-state buffer)多提供一個致能輸入(enable input)以控制緩衝器的作用與否。 圖1-9 三態緩衝器 (a)模型 (b)直值表 (c)符號

  13. 數位邏輯-反向器 • 反向器(inverter)主要將數位信號準位反相，亦稱為NOT電路。 圖1-10 反相器 (a)模型 (b)直值表 (c)符號 (d)另一種符號

  14. 數位邏輯-三態反向器 • G為低準位時，反向器才動作。 圖1-11 反相三態緩衝器 (a)模型 (b)真值表 (c)符號

  15. 數位邏輯-AND閘 • ANDGate • 若有任一輸入為低準位時，輸出為低準位。 • 僅當所有輸入均為高準位時，輸出為高準位。 圖1-13 2 輸入AND閘 (a)模型 (b)真值表 (c)符號

  16. 數位邏輯-OR閘 • OR Gate • 若任一輸入為高準位，輸出必為高準位。 • 僅當所有輸入均為低準位時，輸出為低準位。 圖1-15 2 輸入OR閘 (a)模型 (b)真值表 (c)符號

  17. 數位資訊儲存及搬移-記憶元件  設定 set  重置 reset  除能 disable • 記憶元件主要用在輸出端保持所希望的邏輯。 • 正反器(flip flop)為最簡單的記憶元件。必須有DC電源供應方能保存邏輯準位。一般可透過主重置（master reset)裝置設定初值。 • 設定（SET）狀態，輸出儲存邏輯1。重置（RESET）狀態，輸出儲存邏輯0。

  18. 數位資訊儲存及搬移-暫存器 • 用來儲存二進位數的一群正反器稱為暫存器（register)。 • Ex. 儲存數字5二進位 DCBA=0101=LHLH A SET B RESET C SET D RESET 圖1-17 四位元暫存器

  19. 數位資訊儲存及搬移-暫存器 • 並列(parallel)暫存器 • 串列(serial)暫存器

  20. 數位資訊儲存及搬移-數位資料傳輸 • 數位資料常透過電纜線進行傳輸，這些傳輸線稱為資料匯流排(data bus），資料可經由並列或串列傳輸。資料進出的連接器也稱為埠(port)。 圖1-19 (a)八位元資料匯流排 (b)16位元雙向匯流排

  21. 數位資訊儲存及搬移-磁性記憶體 • 只要能儲存或保持兩個邏輯準位均可成為記憶元件。 圖1-20 (a)5¼吋磁碟機 (b)3½吋磁碟機 (c)硬碟機 (d)磁帶

  22. 數位動作-計數器 • 完成數字的計數電路稱為計數器(counter)。 • Ex. 1-2 p.28 圖1-21 (a)由n個正反器構成的計數器 (b)計數6時序圖

  23. 數位動作-算術邏輯單元 • 算術邏輯單元(arithmetic logic unit; ALU)是用來執行算術及邏輯動作。 • 基本算術：加、減邏輯動作：NOT、AND、OR 圖1-22 算術邏輯單元(ALU)

  24. 數位動作-加法與減法及邏輯功能 • 加減法必須注意進位（carry)部分 • 邏輯運算 • Ex. A=1010 B=0110  F=A AND B = 0010 圖1-23 ALU執行加法運算

  25. 數位動作-比較器 • 比較器(comparator)用於比較兩個數，判斷其中一個是否大於、小於或等於另一個數。 圖1-24 比較器

  26. 數位動作-多工器及解多工器 • 多工器（multiplexer; MUX)多個入一個出 • 解多工器(demultiplexer; DEMUX)一個入多個出 圖1-25 (a)多工器(MUX) (b)解多工器(DEMUX)

  27. 數位動作-編碼器及解碼器 • 編碼器(encoder)例：將輸入數字轉為數位形式 • 解碼器(decoder)例：將數位形式轉為數字輸出 圖1-26 (a)編碼器 (b)解碼器

  28. 數位電腦 • 基本自動控制功能 圖1-27

  29. 數位電腦 • 迷你電腦 圖1-28

  30. 數位電腦-數位電腦內部 • 中央處理單元(central process unit; CPU)為電腦的運算及決策中心。 • 計時脈波(clock)為驅動電腦運作之原動力。 • 程式(program)決定電腦的動作。 圖1-29 數位電腦中的大腦與心

  31. 數位電腦-數位電腦內部 • CPU由記憶體擷取(fetch)一個指令，然後才執行(excute)此指令。 • 資料記憶體匯流排具雙方向性。 • 程式記憶體匯流排為單方向性。 圖1-30

  32. 數位電腦-數位電腦內部 • 直接存取記憶體(direct memory access; DMA)允許資料直接由輸入裝置移至記憶體，或由記憶體直接移至輸出裝置。 • 當資料透過DMA傳送時，CPU仍可繼續執行原有工作。 • 使用DMA可提升系統效率。 圖1-31

  33. 數位電腦-數位電腦內部 • 資料在電腦內部的傳輸均經由交握(handshaking)的認可順序完成。 圖1-32 以微處理器為基礎的數位電腦

  34. 數位積體電路-IC • 數位IC是由電阻、電晶體或小電容在半導體晶圓(wafer)上所形成的晶片（chip)經由封裝後完成。 圖1-33 (a)晶圓 (b)晶片 (c)DIP包裝

  35. 數位積體電路-IC包裝類別 圖1-34 IC包裝類別 (a)DIP（dual-inline package) (b)扁平封裝(Flat mount) (c)表面托台(surface mount) (d)PGA(Pin-grid array)

  36. 數位積體電路-IC族 • IC族 • 小型積體電路(small scale integration; SSI)10-12閘 • 中型積體電路(medium scale integration; MSI)12-99閘 • 大型積體電路(large scale integration; LSI)100-999閘 • 超大型積體電路(very large scale integration; VLSI)1000閘以上 • 基本電晶體型態 • 雙極性電晶體(bipolar) • 金屬氧化半導體電晶體(metal oxide semiconductor; CMOS)

  37. 數位積體電路-IC族 • 雙極性電晶體 • 電晶體-電晶體邏輯(transistor-transistor logic; TTL) • 射極耦合邏輯(emitter-coupled logic; ECL) • TTL • ECL速度比TTL快，但功率消耗較高。

  38. 數位積體電路-IC族 • MOS電晶體 • PMOS為p通道MOSFET 最慢最舊。 • NMOS為n通道MOSFET 支配LSI領域並廣用在記憶體及微處理器。 • CMOS為p及n通道MOSFET 用於低功率需求之個別邏輯電路。 • 由於MOS速度慢且與TTL不相容，較少使用。 • 74CXX,74HCXX為MOS技術生產且與TTL相容之數位IC。功率消耗較低，但速度較慢。 • 數位IC選用時，需考慮電壓準位、電流要求及交換時間等需求。

  39. 數位積體電路-數位邏輯符號 • NOT gate 圖1-35 (a)標準符號 (b)新IEEE符號 (c)真值表 圖1-36 六個反相器7404 (a)接腳圖 (b)邏輯符號 (c)邏輯符號(IEEE)

  40. 數位積體電路-數位邏輯符號 • AND gate 圖1-37 3組3輸入AND閘7411 (a)接腳圖 (b)邏輯符號 (c)邏輯符號(IEEE)

  41. 數位積體電路-數位邏輯符號 • OR gate 圖1-38 4組2輸入OR閘7432 (a)接腳圖 (b)邏輯符號 (c)邏輯符號(IEEE)

  42. 數位積體電路-數位IC信號準位 • 數位邏輯電路準位剖面圖(profile)為了解邏輯IC信號準位特性的重要參考。 Forbidden region 圖1-39 邏輯準位剖面圖

  43. 數位積體電路-數位IC信號準位 • CMOS邏輯準位 • TTL邏輯準位 • 當邏輯IC相連使用時必須注意相容問題。 • 74HCXX drive 74XX OK!！！ • 74XX drive 74HCXX ?????? 圖1-40 74XX和74LSXX電壓準位剖面圖 圖1-41 74HCXX剖面圖

More Related