ОБЩАЯ СТРУКТУРА МИКРОПРОЦЕССОРНОГО УСТРОЙСТВА

1. Микропроцессорные системы ЭФУ ОБЩАЯ СТРУКТУРА МИКРОПРОЦЕССОРНОГО УСТРОЙСТВА

2. ОБЩАЯ СТРУКТУРА МИКРОПРОЦЕССОРНОГО УСТРОЙСТВА 1. Введение Характеристики МП: • малые габариты и масса; • низкое электропотребление; • большой диапазон температур; • устойчивость к динамическим перегрузкам Промышленная революция ХVII – ХIXВ: • Паровая машина  электродвигатель Середина ХХ В: • ЭВМ  микропроцессор История 1972 г. – «микропроцессор» 1971 г. –интегральноемикропрограммное устройство i4004 ЦП для микрокалькулятора. Идея – Эдвард ТэдХофф, разработчики - сотрудники IntelФедерикоФэджин и Масатоси Сима. 10 мкм, 2200 транзисторов; 45 команд,108 кГц,8000 оп/с; 4-р сумматор, 16х4 регистров, аккумулятор, стек. Перспективы развития Производительность: 1. Технология • технологический фактор 22 11 нм • площадь кристалла 25 х 25 мм (400 мм пластина) > 10 млрд. тр. • многослойность 2. Напряжение питания. Тактовая частота до 20 ГГц Теплоотвод 3. Материал: Арсенид галлия 3-х кратный выигрыш.

3. Программный обмен данными Обмен данными по прерыванию Data МП ВУ МП ВУ Data IRQ Прямой доступ к памяти МП Control D D ВУ ПДП Память • ОБЩАЯ СТРУКТУРА МИКРОПРОЦЕССОРНОГО УСТРОЙСТВА • процессор • память • устройстваввода/вывода • магистраль Шина адреса Шина данных Шина управления Устройство ввода-вывода Память Процессор RD 1FFF ВУ

4. ПРИНЦИПЫ ПОСТРОЕНИЯ ПРОЦЕССОРА 1. Общая структура процессора ОУ: 1) R1  0; 2) R2  (R2); 3) R1  (R2); 4) R1 СдвЛ(R1); 5) Сч (Сч)+1; 6) R0  (R0)+(R1); Данные • Микрооперация • Микрокоманда • Микропрограмма Управляющее устройство (УУ) Операционное устройство (ОУ) Х Y Х’ Y’ 2. Проектирование устройства управления X 2 способа: • аппаратный (комбинационные и последовательностныесхемы) • микропрограммный (БИС) x1 z1 y1 x1 E=F(X,Y) T1 Z=S(X,Y) z1 x2 z2 Z(X) x2 z2 y2 xn zn T2 Комбинационная схема yp Tp xn zm Y Последовательностная схема

5. УУ УП ОУ МКОУ РА Адрес МК БМУ А БМУ П Х Инструкция • УПРАВЛЯЮЩЕЕ УСТРОЙСТВО Структурная схема управляющего устройство на базе программируемой логики Структурная схема устройства управления на базе схемной логики. S1 y1 Комбинационная схема Т1 y2 R1 x1 S2 Т2 x2 R2 z1 z2 z3 z4z5 z6 z7 C

6. УПРАВЛЯЮЩЕЕ УСТРОЙСТВО Конвейерный способ организации управления • а) Временная диаграмма работы процессора с микропрограммным управлением • t1 - адрес в регистр РА УП; • t2 - в ОУ поступает микрокоманда; • t3 - формирование адреса микрокоманды б)Структура процессора с конвейерным регистром Данные Инструкция С МКОУ МКОУ УП БМУ ОУ t1 t2 t3 t Конвейерный регистр Чтение УП t Исполнение МК БМУ ОУ Условия t Формирование адреса очередной МК БМУ t С t1 t2 t3 t Выход конв. регистра МКn МКn+1 t • в) Временная диаграмма работы процессора с конвейерным регистром • t1...t3 - выдача n-ой МК в ОУ из конвейерного регистра и чтение из УП (n+1)-ой МК; • t1...t3 – исполнение n-ой МК в ОУ; • t2...t3 формирование адреса (n+2)-ой МК в БМУ. ОУ Исполнение МКn Исполнение МКn+1 t Чтение МКn+1 Чтение МКn+2 УП t Формирование адреса МКn+2 Формирование адреса МКn+1 БМУ t