Chapter 4 82284 及 8284 時脈產生器

1. 105 Chapter 482284及8284時脈產生器

2. 129 82284是為一顆時脈產生，是將來自於脈衝晶體或是頻率合成器的振盪頻率訊號值除以2，以提供系統所需的系統時脈.

3. 132 8284時序產生器 提供系統的視訊時序和8254彈性計時器所用的信號；14.318MHz是為視訊時序信號OSC，視訊介面卡的OSC輸入是由擴充插槽的腳B30來輸入。PCLK是為振盪頻率源14.318MHz的除6而得2.386MHz頻率，化為1.19MHz的時序頻率以供給8254彈性計數器使用。

4. 132 8284功能分斷

5. 133 它的振盪頻率來源可有兩種，可接上－石英晶體，另外一種方式則是由外界的頻率以產生所需的時脈。 石英振盪晶體可接於X1、X2腳之間，產生的輸出：可由 OSC、CLK 及 PCLK 三腳分別得到三種不同頻率，分別為：

6. 134

7. 134 頻率產生部分 兩種頻率振盪源，分別是為：晶體振盪源與外界頻率輸入兩種。 (一) X1、X2 X1與X2接腳間的石英晶體頻率是為CLK頻率的3倍方可，若是以OSC來參考時，則晶體的共振頻率是等於OSC的頻率。

8. 136 (二) 另一個振盪源供應是由外界頻率輸入。可於EFI接上另一頻率產生器，如此便可於CLK的輸出接腳上得到三分之一倍的EFI接腳輸入頻率。 外界頻率輸入的先決條件是由 腳來選擇頻率來源，若 腳為“H”時，則是選擇外界頻率輸入，也就是兩種頻率輸入源只能任選其一。若是選擇EFI則輸出只有CLK與PCLK；而若是選擇由X1、X2供應頻率源時則輸出可有OSC、CLK及PCLK。

9. 136

10. 137 系統中需要使用到多個相同頻率時，則可用一個8284A來驅動多個8284A . 來源的頻率必須是OSC，不能為CLK或PCLK。

11. 138 CSYNC 多個8284共同使用時，欲產生同步的時脈輸入時使用之.

12. 139

13. 138 同步重置產生一 電路是為8284A重置信號的產生電路，當有一重置輸入信號由電源POWER GOOD輸入到8284A的 腳.

14. 139 Reset輸出有效，則需在 為4.5V時， 的輸入需在 之內完成，同時也必須使 的電位保持在1.5伏特以下。 為使 輸入有效,一般在8284A的接法可如圖4-11。 1. 保證於低態“L”電位時，其電壓是在0.25伏特以 下，且其高態“H”電位要超過1.5伏特以上。 2. 對於上升速度較慢的電壓變化，仍能夠有反應發生於 輸出RESET端。

15. 140

16. 140 同步備妥信號產生 提供有二種不同模式的同步產生方式，分別是為二階同步與一階同步。而此同步操作模式的選擇是由ASYNC所決定。不論8284A是在何種同步模式下均有兩組RDY與配合.

17. 141 備妥信號產生 產生同步備妥信號的電路，在8284A中具有兩組。於RDY1和RDY2中的任何一個輸入都可以用來產生READY的輸出.

18. 142

19. 142 二階同步 對一非同步裝置，希望要求同步的備妥信號時，就必須用到二階的同步產生法。而當ASYNC同步操作模式選擇信號是為“L”( 低態 ) 時 .

20. 143 一階同步產生電路 當ASYNC的信號為高態”H”時，是為一階同步模式，此模式是用於當有一同步要求裝置發出RDY信號時.

21. 143 輸出頻率OSC、CLK、PCLK • OSC的輸出頻率是由石英 (crystal) 振盪器經由反相器直接輸出，所以它的頻率等於晶體振盪器之頻率。 • CLK的輸出頻率是為外部石英晶體振盪頻率的三分之一 . • PCLK是為週邊 (peripheral) 時脈，其輸出頻率是為CLK的一半且其工作週期 (duty cycle) 為50% .

22. 144

23. 144 82284時序產生器 • 時序產生器是將來自振盪晶體或是外部頻率 (EFI) 的合成振盪訊號除以2，以提供系統所需之時序。 • 由外部輸入時序而直接獲得系統所需的時序。其中之 是為振盪源的選擇控制，若是使用石振盪晶體時，則需令 的信號為低態“L”。

24. 145

25. 145

26. 146 82284可用來控制同步或是非同步READY的兩種輸入信號，若是希望同步與非同步的READY兩者均予以動作 (active) 的情況下，則是要以非同步的READY來處理進行。

27. 146

28. 147 結　論 82284來提供系統時序 (CLK) 及週邊的處理時序 (PCLK)。有關顯示器的水平與垂直掃描頻率主要是透過8284的OSC為14.3818MHz來提供。 8284與82284的基本結構與應用原理均是十分的相近.