1 / 31

第 十 章 存储器

第 十 章 存储器. 存储器的类型 随机存储器 RAM 只读存储器 ROM 存储器的设计、地址分配. 1 、存储器的类型 : 随机存储器 RAM; 只读存储器 ROM 2 、存储器的设计、地址分配 3 、外设的地址分配 重点内容 1 、存储器的类型 2 、存储系统的设计. 学习目标. 存储器是用来存储信息的部件 . 存储器的三级结构 :. 10-1 存储器接口技术概述 (P113). C P U. 快存. 主 存. 外 存. 双极型 RAM 静态

zeke
Download Presentation

第 十 章 存储器

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第 十 章 存储器 存储器的类型 随机存储器RAM 只读存储器ROM 存储器的设计、地址分配

  2. 1、存储器的类型: 随机存储器RAM;只读存储器ROM 2、存储器的设计、地址分配 3、外设的地址分配 重点内容 1、存储器的类型 2、存储系统的设计 学习目标

  3. 存储器是用来存储信息的部件. 存储器的三级结构: 10-1存储器接口技术概述(P113) C P U 快存 主 存 外 存

  4. 双极型 RAM 静态 动态 掩膜 ROM ROM 可编程 PROM 可擦写 EPROM MOS 半导体存储器 一.半导体存储器的分类: 二.半导体存储器的指标(P114): 存储容量,存取时间,功耗,可靠性 三.微型计算机内存的通常结构 (P115,图6.2)

  5. (1) 存储体 •一个基本存储电路只能存储一个二进制位。 •将基本的存储电路有规则地组织起来，就是存储体。 •存储体又有不同的组织形式： 将各个字的同一位组织在一个芯片中，如：8118 16K*1（DRAM） 将各个字的 4位 组织在一个芯片中， 如：2114 1K*4 （SRAM） 将各个字的 8位 组织在一个芯片中， 如：6116 2K*8 （SRAM）。 (2) 外围电路 为了区别不同的存储单元，就给他们各起一个号——给于不同的地址，以地址号来选择不同的存储单元。 ——于是电路中要有 地址译码器、I/O电路、片选控制端CS、输出缓冲器等外围电路

  6. 二、基本存储电路(补充) 1.六管静态存储电路 六管静态存储电路:用于存储一个二进制位。 Q1、Q2 组成一个触发器 Q3、 Q4 作为负载电阻 Q5、 Q6 作为控制门 • 写入时：由I/O线输入: 若I/O=1，使Q2 导通，Q1 截止， A=1，B=0。 • 读出时：A、B点信号由Q5、Q6送出到 I/O线上。 若A=1，B=0，则I/O=1。

  7. ,写入； ,读出。 2114 A0 ~A9 WR CS =1，禁止。 D0~D3 2.典型RAM芯片举例 1)、静态RAM Intel 2114 1K 4的SRAM，1024个字,数据线4条，地址线10 根。

  8. 2、动态RAM典型芯片 1）、动态Intel 4114 16K×1的RAM，用7根复用地址线分两批传送14位地址。 2）、动态Intel 2164A 64K×1的RAM，用8根复用地址线。分两批传送16位地址

  9. 数据以电荷形式存于电容器上，三极管作为开关。数据以电荷形式存于电容器上，三极管作为开关。 1）写入时，行选择线为 1 ，Q导通，C充电； 2）读出时，行选择线为 1 ，电容C上电荷通过Q送到 数据线上，经放大，送出； 3）需刷新 2、动态基本存储电路

  10. 一.几个问题: 1.CPU 总线的负载能力 一个存储器系统，通常由多片存储器芯片组成,需加驱动器。 2.CPU 的时序与存储器的存取速度之间的配合问题 (1) 首先要弄清楚CPU的操作时序 (2) 然后，选择满足CPU操作时序的存储器芯片，其中最重要的是存储器的存取速度。 3.存储芯片的选用 AB AB 存储器 驱动器 CPU DB DB 收发器 10.2 存储器接口技术

  11. 1.存储器的片选信号译码 1) 线选法:从高位选择4条地址线 2) 全译码法:高位全部参加译码 3) 部分译码:高位地址线部分参加译码 2.地址译码电路设计(P120) 例1： 要求：用1K(例如Intel2114)的RAM芯片，组成4K 的RAM系统,cpu寻址空间64K(16条地址线),要求: (1)确定芯片组数:4片 (2)片内译码:低位10条地址线 (3)片选信号的译码方式? 二.存储器地址译码方法

  12. 1)线选法 (1)确定芯片组数:8片 (2)片内译码:低位10条地址线 (3)片选信号的译码方式? 特点:简单 地址可能重叠 地址不连续

  13. 2)全译码法:全部地址线参与译码 例2):用8K的RAM芯片，组成64K 的RAM系统 ,CPU寻址空间64K(16条地址线), (1)芯片数:8片 (2)片内译码:13条地址线 (3)片选信号的译码方式? 特点:地址唯一,不重叠 地址连续

  14. 3)部分译码 例3):用8K的RAM芯片，组成32K 的RAM系统,CPU寻址空间64K(16条地址线), 高位地址不参加译码

  15. 一.设计法 1、存储器的数据线处理 2、存储器的地址线 3、存储器的片选端 （1）全译码 （2）部分译码 4、存储器的读写控制 10-3 存储器与CPU的接口设计

  16. 用1k*1的片子组成1k*8的存储器—— 需 8 个芯片 地址线—— （210=1024）需 10 根 数据线—— 8 根 控制线—— WR A9-A0 WE WR D7-D0 CPU系统

  17. 典型芯片 Intel 2716（2K ×8）(教材p123) 1.芯片特性 数据线:8条 地址线:11条 控制线:读允许OE 片选控制:CE 2.接口方法:(P126,图6.12) 2716引脚图 UCC A8 A9 UPP OE A10 CE O7 O6 O5 O4 O3 A7 A6 A5 A4 A3 A2 A1 A0 O1 O2 O3 GND 1 2 3 4 5 6 7 8 9 10 11 12 24 23 22 21 20 19 18 17 16 15 14 13 输出 允许 片选 二.只读存储器（EPROM）

  18. 例：用EPROM 2716（2K*8）为某8位CPU 设计一个16KB的ROM存储器. (1) 确定芯片组数: 每片2716存储容量为2KB,16KB需要8片 (2) 片内译码: (3) 8个片选信号的译码:用74LS138 (4) CPU的总线与存储器的连接 数据线8条 片上11条地址线直接与CPU的低位地址线连接 控制线:读RD,M

  19. D7~D0 2716 2716 2716 D0~D7 D0~D7 D0~D7 ... A10~A0 A10~A0 A10~A0 8088CPU 总线 CE OE CE OE CE OE 。 。 。 。 。 。 A10~A0 A11 A12 A13 A14 A15 A16 A17 A18 A19 74LS138 A B C Y0 Y1 … Y7 G1 G2A G2B 若将存储器地址布置在60000H开始的空间如何接线? RD IO/M 1

  20. 分析: 片选信号 片内寻址 A19 A18 A17A16 A15 A14A13 A12 A11A10 A9 A8A7 A6 A5 A4A3 A2 A1 A0 0110 0 0 0 0 0 000 0000 0000 (60000H) 111 1111 1111 (607FFH) 0110 0 0 0 0 1 000 0000 0000(60800H) 111 1111 1111 (60FFFH) 高位地址线状态:A19A18A17A16A15A14 = 0 11 000

  21. 典型芯片 Intel 2114（1K ×4） 1.芯片特性 数据线:4条 地址线:10条 控制线:读写允许WR, 片选控制:CE 2.接口方法:(P127) ,写入； ,读出。 2114 A0 ~A9 WR CS D0~D3 =1，禁止。 三.静态随机存储器（SRAM）

  22. 例:用1k*4 的片子 2114 组成 2k*8 的存储器—— 需 4 个芯片 地址线—— 211=2048）需 11 根 （ 片内 10 根，片选 1 根） 数据线—— 8 根 控制线—— IO/ M 和 WR

  23. 若要将存储器地址布置在2400H开始的的单元,片选信号如何接线?若要将存储器地址布置在2400H开始的的单元,片选信号如何接线? 分析: A15 A14 A13A12 A11 A10A9 A8A7 A6 A5 A4A3 A2 A1 A0 0 0 1 0 0 1 0 0 0000 0000 1 1 1111 1111 第一组地址:2400H~27FFH,译码器输出的第9个信号作片选 0 0 1 0 1 0 0 0 0000 0000 1 1 1111 1111 第二组地址:2800H~2BFFH ,译码器输出的第10个信号作片选 片内寻址

  24. 例: 某8位机,地址线16条,数据线8条,控制信号:访存信号MREQ与读写信号R/W. 用Intel2114设计一个8KB存储器. 1) 分析: 芯 片 数——一组:1K*4 的片子 2114 组成 1K*8 的存储器需2片, 8K*8 需 16 个芯片,分8组 地 址 线—— （213=8192）需13 根 （片内 10 根，片选 3 根） 数 据 线——8 根 控 制 线—— MREQ和R / W 片选信号——用74LS138译码产生8个片选信号 2) 实现

  25. 思考题: 如果要将存储器的地址布置在8000H开始的单元,高位地址线与译码器如何连接? 大家动手试一试.

  26. 1. 对由8K×8位，RAM组成的存贮器系统，若某组的起始地址为08000H，则其末地 址为H。2. 用2K×4位的存贮芯片组成6K×8位的存储器，需用该片。3. 采用2114 （1K4）扩充1KB RAM.要求RAM的地址为3000H~33FFH,地址线如何连接?画出连接图。 第10章 思考题

  27. 1. 分析:8K*8:片内寻址:13条地址线 思考题提示: A19~A16 A15 A14 A13 A12 A11 A10A9 A8A7 A6 A5 A4 A3 A2 A1 A0 0000 1000 0000 0000 0000 0000 1001 1111 1111 1111

More Related