TRANSFER KAPILARI

1. TRANSFER KAPILARI • Dinamik devrelerdeki önemli bloklardan birisidir. • Devrelerden işaretlerin geçişini kontrol etmek için kullanılır. • Ayrıca tek başına da bir lojik elemandır.

2. NMOS Transfer Kapısı (Geçiş Transistörü) Transistör gate ucundan on konumuna getirildiğinde giriş sinyali Vin , CL kapasitesini ya şarj eder ya da deşarj eder.

3. 1. Durum: Başlangıçta yük kapasitesinin durumu CL başlangıçta deşarj durumunda, V0 : low VDS = 0 V Akım akmaz V0 değişmeden “low” da kalır Kontrol ve sinyal girişleri Vin : Low  : High (5V) Çıkışın Değişimi

4. 2. Durum: “lojik 1” Transferi Başlangıçta yük kapasitesinin durumu CL başlangıçta deşarj durumunda, V0 : low • Akım Vin den V0 a akacaktır. • Çıkış V0 , V0 =  – VT = VDD – VT oluncaya kadar artar. Bu noktadan sonra transistör kesime gidecektir. • V0 VGS (Tr. on konumu için gate’inde en az VT olmalıdır). • Burada gövde etkisine bağlı VT kullanılmalıdır. Kontrol ve sinyal girişleri Vin :High  : High (5V) Çıkışın Değişimi

5. CLnin şarj olması : Transistör, kapasitenin dolma süresince hep doyma bölgesinde çalışır

6. 3. Durum: Başlangıçta yük kapasitesinin durumu CL başlangıçta şarj durumunda, V0 : high Kontrol ve sinyal girişleri Vin :High  : High (5V) Çıkışın Değişimi VGS < VT olduğu için akım akmaz. V0 değişmez.

7. 4. Durum: Lojik 0” transferi Başlangıçta yük kapasitesinin durumu CL başlangıçta şarj durumunda, V0 : high (VDD-VT) Kontrol ve sinyal girişleri Vin :low  : High Çıkışın Değişimi Giriş ucu source (S) gibi, Çıkış ucu drain gibi (D) davranır. Akım V0’dan Vin’e doğru akar. V0 0’ a çekilir.

8. CL nin deşarj olması : Transistör, kapasitenin boşalma süresince hep lineer bölgede çalışır

9. CMOS Transfer Kapısı (Transmisyon Kapısı - TG) NMOS ve PMOS transistörlerin paralel bağlanması ile oluşur. Transistörlerin gate uçlarına komplementer Enable sinyal uygulanır

10.  : high ise Mp ve Mn : ON , V0 = Vi : low ise Mp ve Mn : OFF , Vi – V0 arası açık devre , yüksek empedans durumu

11. 1. Durum: Başlangıçta yük kapasitesinin durumu CL başlangıçta şarj veya deşarj durumunda, farketmez Kontrol ve sinyal girişleri Vin :low  : Low Çıkışın Değişimi  : Low olduğu için nMOS : OFF ; pMOS : OFF Her iki tr. de kanal oluşmaz. İletim olmaz V0 , ilk değeri neyse (0 veya VDD) orada kalır

12. 2. Durum: Başlangıçta yük kapasitesinin durumu CL başlangıçta şarj veya deşarj durumunda, farketmez Kontrol ve sinyal girişleri Vin :High  : Low Çıkışın Değişimi • Yine her iki transistör de kesimde ve V0 önceki değerinde kalır. • lojik “low” iken giriş ve çıkış birbirinden izoledir. • Çıkış kapasite gerilimi değişmez.

13. 3.1 Durum: Başlangıçta yük kapasitesinin durumu CL başlangıçta deşarj durumunda, VO:low Kontrol ve sinyal girişleri Vin : Low  : High Çıkışın Değişimi VGS > VT olduğundan nMOS iletime geçer, fakat VDS = 0 olduğu için nMOS’tan akım akmaz.( ID= 0 ) Üç terminali de 0 da olduğu için pMOS kesimdedir. Bu nedenle V0 0’da kalır.

14. 3.2 Durum: Başlangıçta yük kapasitesinin durumu CL başlangıçta şarj durumunda, VO:high Kontrol ve sinyal girişleri Vin : Low  : High Çıkışın Değişimi Giriş düğümü Vi , nMOS’un source’u, pMOS’un drain’i gibi davranır. Çıkış kapasitesi transistörler üzerinden Vi = 0 a deşarj olur.

15. 3.2 Durum: (Devam) V0 = |VTp| = VT değerine düştüğünde , pMOS artık iletmez. NMOS sabit gate gerilimi ile hala iletimdedir. CL tamamen sıfıra deşarj olur. V0 = 0 olur. Mn , tüm geçişte VGS = 5V Mp , başlangıçta VSG = 5V, fakat Mp nin source’u V0 olduğu için V0 azaldıkça VSG azalır.VT değerinin altına düştüğünde , pMOS artık kesime gider.

16. 4.1 Durum: Başlangıçta yük kapasitesinin durumu CL başlangıçta deşarj durumunda, VO:low Kontrol ve sinyal girişleri Vin : High  : High Çıkışın Değişimi Akım her iki tr. üzerinden akar ve V0 artar; giriş düğümü Vi , nMOS un drain’i , pMOS un source’u gibi davranır. Her iki transistör de başlangıçta doymadadır ve çıkış kapasitesi yine iki ileten transistörün paralel dirençleri ile şarj olur.

17. 4.1 Durum: (Devam) • Mp , tüm geçişte VSG = 5V • Mn için, başlangıçta VGS = 5V, fakat Mnin source gerilimi V0 olduğu için V0 arttıkça VGS azalır. • V0 = VDD – VTn değerine arttığında nMOS kesime gider , pMOS lineer bölgededir. • V0 = VDD oluncaya kadar CL şarj olur. pMOS hala iletimde olmasına rağmen akım akmaz.

18. 4.2 Durum: Başlangıçta yük kapasitesinin durumu CL başlangıçta şarj durumunda, VO:high Kontrol ve sinyal girişleri Vin : High  : High Çıkışın Değişimi Mn, VGS=0 olduğu için, kesimdedir. Mp, VSG=5V ama VDS=0 olduğu için ID=0 (lineer bölgede) V0 = VDD ise ; çıkış VDD de kalır.

19. Sonuç olarak ; • CMOS TG’ler A ve B düğümleri arasında akım geçişini C sinyaliyle kontrol eden ve iki yönlü akım geçişine izin veren bir anahtar gibi davranır. • Anahtar “on” olduğunda A ve B düğümleri arasında düşük bir direnç vardır. • Eşdeğer direnç yaklaşık sabit kabul edilebilir.

20. CMOS Transmisyon Kapısının Çalışma Bölgeleri

21. I. BÖLGE: Vout < |VTp| nMOS için VSB = V0 , pMOS için VSB = 0 dır.

22. II. BÖLGE: |VTp| < Vout < (VDD  VTn) nMOS: hala doymada

23. III. BÖLGE: Vout > VDD  VTn nMOS: off pMOS: hala lineerde

24. Sonuç olarak Eşdeğer direncin değişimi yaklaşık sabit kabul edilebilir. CMOS transmisyon kapısıτ = Reş . CL zaman sabiti ile modellenebilir.

25. CMOS TG Devre Uygulaması CMOS TG ile XOR Fonksiyonunun Gerçekleştirilmesi