1 / 109

Mikroprocesorski sistemi II deo Struktura jednostavnog procesora

Mikroprocesorski sistemi II deo Struktura jednostavnog procesora. Globalna struktura računara. Aktivnosti u toku ciklusa instrukcije. Opšti dijagram stanja CPU-a. Povezivanje CPU-a. Struktura jednog jednostavnog 8-bitnog CPU-a. Skup instrukcija za jednostavan procesor.

zohar
Download Presentation

Mikroprocesorski sistemi II deo Struktura jednostavnog procesora

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript


  1. Mikroprocesorski sistemi II deo Struktura jednostavnog procesora

  2. Globalna struktura računara

  3. Aktivnosti u toku ciklusa instrukcije

  4. Opšti dijagram stanja CPU-a

  5. Povezivanje CPU-a

  6. Struktura jednog jednostavnog 8-bitnog CPU-a

  7. Skup instrukcija za jednostavan procesor

  8. Fetch i Decode ciklusi za jednostavni 8-bitni CPU

  9. Tipovi operacija u svakom od stanja CPU-a

  10. Kompletni dijagram stanja jednostavnog 8-bitnog CPU-a

  11. Struktura ALU-a

  12. Struktura upravljačke jedinice

  13. Instrukcije, prva stanja, i opkodovi za jednostavni 8-bitni CPU

  14. Vrednosti brojača za predloženu funkciju preslikavanja

  15. Upravljačka jedinica jednostavnog 8-bitnog CPU-a

  16. Generisanje upravljačkih signala

  17. Izvršenje jednostavne sekvence

  18. Trasa izvršenja jednostavne sekvence-prod.

  19. Organizacija oko jedinstvene magistrale (R0) (R0) + (R1) (BUF2) (R0) (ACC) (R1) (BUF1) (ACC) (R0) (BUF1) + (BUF2)

  20. Organizacija oko dve magistrale (R0) (R0) + (R1) (BUF1) (R0) (R0) (BUF1) + (R1)

  21. Organizacija oko tri magistrale (R2) (R0) + (R1)

  22. Podela računara • U odnosu na to kako se skupom instrukcija vrši specifikacija operanada instrukcije računare možemo podeliti na sledeće tipove: • L/S – Load/Store arhitekture • R/M – Registar-Memorija arhitektura • R + M – Registar–plus-Memorija arhitekture

  23. Load/Store arhitektura

  24. Registar/Memroija arhitektura

  25. Registar-plus-Memorija arhitektura

  26. LS, R/M, i R+M arhitekture

  27. Upravljačka jedinica - osnovna strategija upravljanja

  28. Tipovi upravljačkih jedinica • Struktura savremenih upravljačkih jedinica se zasniva na jednom od sledeća dva pristupa: • direktno upravljanje (hardwired control) • mikroprogramsko upravljanje (microprogrammed control)

  29. Karakteristike direktnog upravljanja • Upravljačka linija se realizuje kao sekvencijalno logičko kolo • U cilju postizanja maksimalne brzine u radu upravljačka jedinica je projetovana sa minimalnim brojem komponenata • Kada je jedanput projektovano, male promene iziskuju potpuni redizajn kola • Glavna prednost je brzina rada i to je razlog zašto se ova tehnika koristi za realizaciju brzih proocesora

  30. Karakteristike mikroprogramskog upravljanja • Skup upravljačkih signala zajedno sa sekvencirajućom informacijom smešta se u memoriju • Memorija može biti ROM ili RAM tipa i naziva se mikroprogramska memorija (microprogramme memory ili control memory) • Mikroprogramsko upravaljanje se realizuje pomoću sekvence mikroinstrukcija

  31. Prednosti mikroprogramskog upravljanja • Izmene se izvode brže • Greške se lakše otklanjaju • Rutine na asembleru ili HLL-u se mogu implementirati na osnovnom mašinskom nivou koristeći mikroprograme • Projektovanje i održavanje računara je pojednostavljeno • Koristeći mikroprogramsku emulaciju moguće je ostvariti kompatibilnost sa drugom mašinom • Nedostatak je sporije izvršenje instrukcija

  32. Struktura jednostavne mikroprogramske jedinice

  33. Struktura mikroprogramske jedinice

  34. Tipična sekvenca izvršenja mikroinstrukcije

  35. Format mikroinstrukcije

  36. Organizacija mikro-programske reči kod metode maksimalnog dekodiranja

  37. Organizacija kodiranja mikrooperacija kod metode minimalnog dekodiranja

  38. Organizacija indirektnog kodiranja mikroinstrukcije

  39. Sekvenciranje mikroinstrukcija Upravljačka jedinica kod koje je polje naredna adresa dvo-adresno

  40. Sekvenciranje mikroinstrukcija Upravljačka jedinica kod koje je polje naredna adresa jedno-adresno

  41. Spoljni interfejs mikroprocesora

  42. Organizacija adresnog prostora

  43. Vremenski redosled izvršenja instrukcije • Inkrementiraj memoriju direktno

  44. Talasni dijagrami karakterističnih signala kod mašinskog ciklusa čitanja memorije

  45. Mašinski ciklus upis u memoriju

  46. Jednostavno kolo za reset kod mikroprocesora

  47. Hijerarhijsko pakovanje

  48. Kola za generisanje stanja čekanja

  49. Organizacija sistema sa detaljnim prikazom U/I podsistema

  50. Struktura U/I podsistema

More Related