1 / 25

2 ． 1 从 8086 到 PentiumⅢ

2 ． 1 从 8086 到 PentiumⅢ. 40 脚. 缺口. 1 脚. 20 脚. 2.1.1 Intel 8086 微处理器的基本结构 1 ． 16 位处理器、 40 脚的 DIP( 双列直插 ) 封装。 2 ．时钟频率： 5MHz 、 8MHz 和 10MHz 。 3 ． 20 条地址线，有 2 20 =1024KB=1MB 寻址能力。. 2 ． 1 从 8086 到 PentiumⅢ. AH. AL. BH. BL. CH. CL. DH. DL. CS. SP. DS. BP. SS. SI. AX. ES. DI.

alden-ortiz
Download Presentation

2 ． 1 从 8086 到 PentiumⅢ

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 2．1 从8086到PentiumⅢ 40脚 缺口 1脚 20脚 2.1.1 Intel 8086微处理器的基本结构 1．16位处理器、40脚的DIP(双列直插)封装。 2．时钟频率：5MHz、8MHz和10MHz。 3．20条地址线，有220=1024KB=1MB 寻址能力。

  2. 2．1 从8086到PentiumⅢ AH AL BH BL CH CL DH DL CS SP DS BP SS SI AX ES DI BX 地址加法器 ∑ IP EU单元 BIU单元 CX DX 内存 接口 总线 控制 逻辑 1 2 3 4 5 6 指令队列 EU 控 制 ALU 标志寄存器 2.1.1 Intel 8086微处理器的基本结构 两个独立的功能部件：执行部件EU、总线接口部件BIU。

  3. CS 地址加法器 ∑ DS SS ES 总线 控制 逻辑 IP 指令队列 1 2 3 4 5 6 一、总线接口部件BIU(Bus Interface Unit) • 组成： • 段寄存器(CS、DS、ES、SS) • 指令指针（IP） • 地址加法器、总线控制 • 指令队列 • 功能： • 外部总线连接，完成EU所需的总线操作，计算形成20位的物理地址。 • 从内存储器中取出指令送指令队列排队。 • 按EU的要求读写内存、I/O中的操作数。

  4. AH AL BH BL AX CH CL BX CX DH DL DX SP BP SI DI EU 控 制 ALU 1 2 3 4 5 6 标志寄存器 指令队列 • 二、执行部件EU(Execution Unit) • 组成：通用寄存器、标志寄存器、ALU、EU控制。 • 功能：从指令队列获得指令，译码、执行指令操作。 • 译码指令、执行算术运算、逻辑运算。 • 向BIU提供操作数的内存或I／O端口的地址。 • 管理标志寄存器和指令操作数。 EU和BIU独立并行工作，比其前任8085提高了运行速度。

  5. 2．1．2 Intel 80286微处理器的基本结构 • 16位处理器，与8086兼容 • 时钟频率：最高25MHz， • 24条地址线，有224(16MB)寻址能力 • 集成存储管理和保护机构，四层特权支持操作系统和多任务管理 两种工作方式: 实方式(实地址方式)和保护方式(保护虚地址方式)。 实方式：兼容8086的全部功能，20条地址线，有220(1MB)寻址能力。 保护方式：虚拟存储器、地址空间的保护，可靠地支持多用户和多任务系统。有224字节(16MB)寻址能力，任务的230字节(1GB)的虚地址映射到224字节的物理地址中。

  6. 物理地址空间：CPU可直接访问存贮空间，其存贮空间范围由CPU的地址总线位数决定。物理地址空间：CPU可直接访问存贮空间，其存贮空间范围由CPU的地址总线位数决定。 任务1 任务2 物理 空间 RAM ROM 虚拟空间磁盘等外存支撑 存贮器管理部件 任务X 任务N-1 任务N 2．1．2 Intel 80286微处理器的基本结构 虚拟存贮空间：即程序占有的存贮空间，其存贮空间范围由CPU的体系结构确定。

  7. 地址加法器 ALU 地址部件 AU 总线部件 BU 控 制 器 6字节指令队列 寄存器 地址锁存 A0~A23 预取器 M/IO、BHE INTA、…… 协处理 器接口 段基地址 段容量 总线控制 D0~D15 段限检查 数据收发 已译码3字 节指令队列 指令译码器 ERROR BUSY NMI INTR 地址部件AU(Address Unit)：从EU的寄存器中取出地址，形成物理地址BU，产生物理存储器地址或I／O端口地址。 总线部件BU(Bus Unit)：读取指令代码和读写操作数据。

  8. 地址加法器 ALU 地址锁存 A0~A23 预取器 控 制 器 6字节指令队列 协处理 器接口 寄存器 总线控制 D0~D15 数据收发 段基地址 段容量 段限检查 已译码3字 节指令队列 指令译码器 NMI 指令部件 IU ERROR BUSY 执行部件 EU M/IO、BHE INTA、…… INTR 指令部件IU(Instruction Unit)：从BU取出指令、译码、送入已被译码的指令队列，IU与EU的并行操作。 执行部件EU(Execution Unit)：EU负责执行指令。 四个部件的并行操作，提高了信息吞吐率，加快了处理速度。 增加功能部件，各个部件并行操作，是提高CPU速度的主要方法。

  9. 2.1.3 Intel 80386微处理器的基本结构 • 32位处理器，与8086、80286相兼容 • 32位地址线，直接寻址4GB（1GB为230字节）的物理地址空间 • 虚拟存储空间为64TB(1TB为240字节) • 最高工作频率为40MHz • 多用户、多任务操作系统芯片。存储器管理部件和保护机构，数据线、寄存器、运算操作为32位。

  10. 2.1.3 Intel 80386微处理器的基本结构 组成部件：总线接口、指令预取、指令译码、执行、分段和分页

  11. 总线接口部件BIU(Bus Interface Unit)：CPU与系统之间的接口。产生存储器、I／O端口地址、传送数据和命令。总线周期为2个时钟。 指令预取部件IPU(Instruction Prefect Unit)：16个字节的预取队列寄存器，读取4字节指令流，存到指令预取队列寄存器中。可存放5条指令。

  12. 指令预译码部件IDU(Instruction Predecode Unit)：指令预译码，完成指令到微指令的转换，存放在已译码的指令队列中，供EU执行。 执行部件EU(Execution Unit)：8个32位通用寄存器，64位桶形移位寄存器和乘除法器。1个时钟周期内移动任意位、完成1位的乘除法。

  13. 分段部件SU(Segmentation Unit)：有效地址的计算，从逻辑地址到线性地址。线性地址连同总线周期事务处理信息发送到分页部件PU。SU通过提供一个额外的寻址器件对逻辑地址空间进行管理。 实现任务之间的隔离，实现指令和数据区的再定位。 上述IPU、IDU和EU三部分又被合称为中央处理部件CPU(Center Processing Unit)。

  14. 分页部件PU(Paging Unit)：PU把由SU或IPU产生的线性地址转换成物理地址，管理物理地址空间。一页为4KB，每一段可以是一页，也可以是若干页。PU是80386芯片新增的部件，又是个可选件，若不使用PU，80386的线性地址即是物理地址。 SU和PU两部分被称为存储器管理部件MMU(Memory Management Unit)

  15. 2.1.4 Intel80486微处理器的基本结构 • 32位处理器，最高工作频率120MHz • RISC (Reduced Instruction Set Computer，精简指令系统计算机)技术 • FPU(Floating Point Unit，浮点部件) • Cache(高速缓冲存储器)。

  16. 总线接口部件 指令预取部件 指令译码部件 浮点处理部件 执行部件 控制部件 存储器管理部件 超高速缓冲存储部件(Cache) 2.1.4 Intel80486微处理器的基本结构 8个基本部件组成：

  17. 2.1.4 Intel80486微处理器的基本结构 结构上具有如下特点： 1、增强型的80387协处理器，其处理速度比80387提高了3~5倍。 2、8KB的数据和指令Cache， 3、采用RISC技术，使芯片内的不规则控制部分减少，指令以较短的周期执行。 4、以布线逻辑直接控制代替微代码控制，缩短可变长指令的译码时间，基本的指令一个时钟周期完成。 5、采用单倍的时钟频率。 6、内部数据总线的宽度为64位，在其Cache与浮点部件之间采用了二条32位总线连线。 7、Cache与FPU浮点寄存器之间可直接进行数据交换，大大削弱了中间开销。这也是80486缩短指令周期的重要原因之一。

  18. 2．1．5 Intel Pentium微处理器的基本结构 Pentium中文译名为“奔腾”。Pentium的内部结构如P15图2—5所示。 同80486相比，Pentium在结构上有如下特点： • 超标量流水线： • 由“U”和“V”两条指令流水线构成超标量流水线结构 • 每条流水线都有自己的ALU、地址生成逻辑和Cache接口 • 在每个时钟周期内可执行两条整数指令 • 每条流水线分为指令预取、指令译码、地址生成、指令执行和回写5个步骤。

  19. 2．1．5 Intel Pentium微处理器的基本结构 同80486相比，Pentium在结构上有如下特点： • 重新设计的浮点部件：分为8级流水，使每个时钟周期能完成一个浮点操作。 • 独立的指令Cache和数据Cache：Pentium片内有两个8KB的Cache，双路Cache结构，一个是指令Cache，一个是数据Cache。 • 分支预测：BTB(Branch Target Buffer，分支目标缓冲器)的小Cache来动态地预测程序的分支操作。 • 采用64位外部数据总线：ALU和通用寄存器仍是32位，所以还是32位微处理器，同内存储器进行数据交换的外部数据总线采用64位总线，两者之间的数据传输速度可达528MB／s。

  20. 2．1．6 Pentium Pro微处理器 Pentium Pro中文名为“高能奔腾”。增加了如下新的内容。 • 1、一个封装内安装了两个芯片。 • CPU内核两个8KB的L1Cache(一级高速缓存)，集成度为550万个晶体管。 • L2 Cache(二级高速缓存)容量为256KB，集成度为1550万个晶体管。这一L2 Cache由全速总线同CPU内核相连，从而提高了程序的运行速度。 • 2、指令分解为微操作。 • 3、乱序执行和推测执行。 • 4、超级流水线和超标量技术。

  21. 2．1．7 Pentium MMX微处理器 Pentium MMX，中文名为“多能奔腾”。处理多媒体和通信能力推出的新一代处理器技术，是对IA—32(Intel Architecture 32位Intel体系结构)指令系统的扩展，它是通过在奔腾处理器中增加4种新的数据类型、8个64位寄存器和57条新指令来实现的。 引入新的数据类型、采用SIMD技术(单指令流多数据流) 、采用饱和运算等新技术增强处理多媒体和通信能力。

  22. 2.1.8 PentiumⅡ微处理器 PentiumⅡ微处理器，简称PⅡ，中文名为“奔腾Ⅱ”。多媒体增强技术(MMX技术)，使“奔腾Ⅱ”芯片既保持了“高能奔腾”原有的强大处理功能，又增强了PC机在三维图形、图像和多媒体方面的可视化计算功能和交互功能。 一、多媒体增强技术(MMX技术) 二、动态执行技术 为了帮助微处理器更有效地处理多重数据。提升软件的速度，“奔腾Ⅱ”采用了由三种创新处理技巧结合的动态执行技术。这三种技巧是： 1、多分支跳转预测 2、数据流分析 3、推测执行 三、双重独立总线结构(DIB，Dual Independent Bus)

  23. 2．1．9 Pentium III微处理器 Pentium Ⅲ微处理器，简称PⅢ，中文名为“奔腾Ⅲ”。 一、带SSE指令集的PentiumⅡ处理器 1．系统总线频率为100MHz。 2．一级缓冲存储器为16KB指令Cache和16KB数据Cache。 3．二级缓冲存储器为512KB，速度相当CPU核心速度的一半。 4．32位应用程序进行优化，采用双重独立总线，具有动态执行功能。 5．增加了70条SSE(Streaming SIMD Extensions，数据流单指令多数据扩展)指令集， “第二代多媒体扩展指令集”。 这些指令能增强音频、视频和3D图形处理能力。为配合SSE指令集，PentiumⅢ芯片增加了8个新的128位单精度寄存器(4*32位)，能同时处理4个单精度浮点变量，可达到每秒20亿次的浮点运算速度。

  24. 提高CPU性能和运行速度的主要方法是： • 增加功能部件，使各个部件并行操作 • 扩展指令集，增强接令的功能 • 增加总线的宽度，提高处理速度 • 采用新技术提高其数据处理能力 • 增加主时钟工作频率加快运行速度

  25. 课后作业： P76 2.1

More Related