90 likes | 342 Views
Itanium Arhitektura (IA-64). Milo š Radosavljevi ć i Stefan Virag. Sadr ž aj. Šta je Itanium arhitektura ? Istorija Itaniumske arhitekture Proizvodi po godinama Arhitektura Zaključak. Šta je Itanium arhitektura ?. Pripada porodici Intelovih 64-bitnih mikroprocesora .
E N D
Itanium Arhitektura(IA-64) MilošRadosavljević i Stefan Virag
Sadržaj • Štaje Itanium arhitektura? • IstorijaItaniumskearhitekture • Proizvodipogodinama • Arhitektura • Zaključak
Šta je Itanium arhitektura? • PripadaporodiciIntelovih 64-bitnih mikroprocesora. • Originalnorazvijena od strane HP-a (Hewlett Packard). • Kasnije se pridružuje Intel. • Zasnovananaeksplicitnomparalelizmuinstrukcionihnivoa.
IstorijaItaniumskearhitekture • HP kompanijaustanovljavarealnost RISC-a. • IzradanoveEPIC (explicitly parallel instruction computing) arhitekture. • Udruženje Intel-a i HP-a. • IA-64 arhitekturapostajedostatežazaimplementacijunegošto je prethodnozamišljeno.
Proizvodi po godinama i performanse • Itanium 1 (Merced) • Prviproizvodbaziranna Itanium arhitekturi (2001). • Itanium 2 • McKinley, Madison, Hondo, Deerfield, Montecito, Montvale. • Itanium 9300 (Tukwila) • PrviprocesItaniumske 9300 serije– Tukwila. • Itanium 9500 (Poulson) • PrviprocesItaniumske9500 serije – Poulson
IA-64 Arhitektura • Intezivnodokumentovana od strane Intel-a. • Prvobitninaziv “PA-wideword”, kasnije “IA-64”. • Ne predstavljapoboljšanuverziju RISC-a i CISC-a, većtotalnonovuarhitekturu. • Glavnamotivacija: manjekašnjenjememorije i manjekašnjenjeusledgrananja. • Implementirapredvidjanje, spekulisanje i predvidjanjegrananja.
IA-64 ArhitekturaIzvrsavanje instrukcija • Svaka 128-bitna instrukcijska rec sadrži 3 instrukcije. • Mehanizam za prihvatanje može da pročita do 2 instrukcije u jednom ciklusu. • Pri maksimalnoj iskorišćenosti sistem moze da pročita 6 instrukcija po ciklusu časovnika. • Kompajler moze često da grupiše instrukcije u grupe od po 6 instrukcija koje mogu da se izvrše u isto vreme.
IA-64 ArhitekturaArhitektura memorije • Itanium 2 procesori su dosta dugo delili standardnu hijararhiju keša. 16KB instrukcionog keša nivoa 1 i 16KB keša za podatke nivoa 1. • Keš na nivou 2 je bio objedinjen i za podatke i za instrukcije i sadržavao je 256KB. • Keš na nivou 3 je takodje bio objedinjen i varirao je u veličinama od 1.5MB do 24MB. • Glavnoj memoriji se pristupalo preko magistrale do spoljnog čipa.
Zaključak Nadamo se da smo vam: Prikazali malu sliku o Itaniumskojarhitekturi. Ukratko objasnili EPIC arhitekturu. Pokazali modele po hronološkom redu.