1 / 12

Implementación de la jerarquía de memoria para simulador alligator

Implementación de la jerarquía de memoria para simulador alligator. José de Jesús Mata Villanueva Rodolfo Sánchez Fraga Osvaldo Calles Palacios. 30 de septiembre del 2010. Contenido. Introducción Objetivo general Objetivos específicos Objetivos por alumno Planteamiento del problema

chibale
Download Presentation

Implementación de la jerarquía de memoria para simulador alligator

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Implementación de la jerarquía de memoria para simulador alligator José de Jesús Mata Villanueva Rodolfo Sánchez Fraga Osvaldo Calles Palacios 30 de septiembre del 2010

  2. Contenido Introducción Objetivo general Objetivos específicos Objetivos por alumno Planteamiento del problema Justificación Estado del Arte Diagrama de bloques del sistema

  3. Introducción En la actualidad el Centro de Investigación en Computación no cuenta con un simulador grafico que se utilice como herramienta de aprendizaje para el área de microprocesadores. El simulador alligator pretende cubrir a corto o mediano plazo esa carencia.

  4. Desarrollar código en QT Linux para implementar los módulos de la jerarquía de memoria para el simulador alligator. Objetivo general

  5. Implementar los módulos de: Cache de datos. TLB de datos. Cache de instrucciones. TLB de instrucciones. Objetivos específicos

  6. Objetivos por alumno de la materia Cache de datos. José de Jesús Mata Villanueva TLB de datos. Rodolfo Sánchez Fraga TLB de instrucciones. Osvaldo Calles Palacios

  7. La versión actual del simulador alligator tiene implementada una cache unificada que no representa la jerarquía de memoria real de la arquitectura del procesador Alligator. Planteamiento del problema

  8. El simulador alligator con la jerarquía de memoria implementada servirá como herramienta de aprendizaje en cursos de arquitectura de computadoras. Justificación

  9. Estado del arte

  10. Arquitectura Genérica de un Procesador Superescalar

  11. Diagrama de bloques del sistema UNIFICADA DL3 IL3 TLB3 TLB3 IL2 TLB2 DL2 TLB2 IL1 TLB1 DL1 TLB1 PROCESADOR FETCH LSQ

  12. Simulador alligator

More Related