EL PODER DE LAS ARQUITECTURAS FPGA.

1. EL PODER DE LAS ARQUITECTURAS FPGA. (El presente y el futuro de diseño de los FPGA de baja energia)

2. Reduciendo el consumo de energía en los FPGAs obtenemos numerosos beneficios como una buena fiabilidad, bajo costo, suministro y entrega de energia, y una batería mas durable para sistemas portátiles. El diseño para el bajo consumo de energía, requiere una arquitectura de energía eficiente para los FPGA, y practicas con un buen diseño que influyan en la arquitectura.

3. COMPONENTES DE ENERGIA • El consumo de energía de los FPGA tiene dos componentes: • Energía dinámica • Energía estática

4. Energía dinámica: es disipada cuando las señales cargan nodos capacitivos. • dentro de bloques lógicos • cables interconectados de fabrica • paquete de pines externos • pistas de la tarjeta controladas por salidas de un chip. • Energía estática:es disipada como la corriente de un transistor o como corriente almacenada. La energía estática total es la combinación de las corriente de cada transistor y todas las corrientes almacenadas en el FPGA.

5. La energía dinámica total de un FPGA es la combinación de carga de energía en todos los nodos capacitivos. • La energía estática incrementa porque los transistores mas pequeños tienen mas fugas. Como resultado, la energía estática regresa con gran incremento en conjunto del consumo de energía de los circuitos integrados.

6. El consumo de energía es mayor dependiendo de la fuente de voltaje y de la temperatura como se muestra en la figura 1.

7. Energía Dinámica.-Reducción función cuadrática • Energía estática.- Reducción función exponencial. • Incrementando la temperatura resulta un incremento de energía de fuga. Por ejemplo un incremento de 85ºC a 100ºC el incremento de energía de fuga es de 25%.

8. Energía de corte • La energía de los FPGAs depende de: nombre, familia, frecuencia de reloj, y utilización de recursos. • La figura 2 muestra el corte del FPGA XC3S1000 en términos de energía de encendido y de apagado(standby). La energía de encendido es reportada como la energía de un diseño activo a alta temperatura, el cual comprende ambas, energía dinámica y estática.

10. ESTIMACION DE ENERGIA • El camino mas exacto para determinar el consumo de energía del FPGA es a través de las medidas de hardware, la estimación puede ayudar a identificar los módulos de alto consumo de energía y es útil para el presupuesto en el diseño.

11. Varias herramientas están disponibles para ayudar a la estimación de energía, por ejemplo: • Xilinx Power Estimator (XPE) • Xilinx Power Analizer(XPA) • XPE nos da una estimación rápida de energía a través de una interfaz simple. Su estimación esta basada en las estadísticas de alto nivel, tal como el numero de células lógicas, numero de bloques RAMs, y la actividad promedio de switcheo.

12. MODO DE SUSPENSIÓN Y MODO DE INVERNAR • La tarjeta SPARTAN_3A del FPGA tiene dos estados de bajo consumo de energía • En el modo de suspensión el circuito deshabilita la entrada VCCAUX, reduciendo así el consumo de energía asta en un 40%, esto se realiza por un pin de control de manera externa. • En el modo de invernar la tarjeta se deshabilita la entradas y salidas por varios milisegundos o cambiándolos a tercer estado para así reducir el consumo de energía.

13. OPCIONES DE ENTRADAS Y SALIDAS • Diferentes tipos de entradas y salidas implican diferentes consumos de energía, por ejemplo: Los LVDS tienen un consumo alto de energía 3mA por un par de entradas y 9mA por un par de salidas necesitamos revisar el número de entradas y salidas para obtener el más alto rendimiento. • Una alternativa para los LVDS seria el empleo de HSTL que tendrían un consumo total de 3mA por grupo de señales. Otra posible solución seria el empleo de LVCMOS.

14. BLOQUES ANIDADOS • La utilización de bloques anidados puede contribuir a e ahorro de energía. Los FPGAS de XILINX están provistos de la tecnología powerPC en su base de procesamiento, DSPS con tecnología Chip Sync estas tecnologías permiten un bajo consumo de energía entre 5x y 12x en los niveles de programación.

15. GENERADOR DE RELOJ • Con el reloj digital maestro de la tarjeta se pueden generar varios relojes con diferentes frecuencias y fases, este también permite el uso de la señal ahorro de energía VCCAUX. • Con el reloj se pueden implementar señales CLK2X, CLKDV, CLKFX esto con la utilización de múltiples DCMs.

16. CONSTRUCCIÓN DE BLOQUE DE MEMORIA RAM • Se pueden combinar varios bloques de memoria RAM para generar una memoria mas grande por ejemplo si necesitamos una memoria de 2k x 36 se construye con cuatro bloques de 2k x 9, esto incluye un mayor tiempo en la lectura y escritura debido al multiplexeo de las direcciones y como consecuencia un mayor consumo de energía. • Una solución de ahorro de energía seria utilizar 5 módulos de 512 x 36 en la precodificacion se haría en menos tiempo ya que solo se selecciona uno de los 5 módulos de memoria incrementando el tiempo de acceso.

17. NIVELES DE VOLTAJE • Una de las técnicas mas utilizadas en la actualidad es la de reducir los niveles de voltaje en la alimentación, pero esto trae consigo un incremento en los valores de señal no deseados como los picos de voltaje un ejemplo para un área de 90nm de proceso a 200mV tenemos un ahorro de energía del 40% y los picos de voltaje se incrementan en un 25%, pero si trabajamos a 400 incrementamos el consuno en un 70% pero los picos se reducen un 55%

18. FABRICACIÓN HETEROGÉNEA • La máxima frecuencia del reloj se limita por los retrasos en el procesamiento de datos. • Cuando el procesamiento de datos no es muy rápido o no requiere de una gran velocidad esto se puede realizar mediante bloques del FPGA con diferentes velocidades. • En la actualidad los FPGAs se fabrican con módulos CLB con diferentes velocidades y consumos de energía, a estos se accesa mediante señales de control externas las cuales son (VDDH y VDDL), si se requiere de aplicaciones de alta velocidad utilizamos VDDH en cambio si queremos un bajo consumo de energía y la velocidad no es tan importante tenemos VDDL. Esta técnica de diseño divide al FPGA en varias regiones como se muestra en la figura 3

20. Esta arquitectura permite diferentes voltajes de alimentación, así los procesos de baja velocidad se implementan en bloque de bajo consumo, y los que requieren mayor rapidez de procesamiento se implementan en bloque de alta velocidad.

21. BIBLIOGRAFÍA • THE POWER OFF FPGA ARCHITECTURES • STAFF RESEARCH ENGINEER XILINX INC. • TIM TUAN, STEVE TRIMBERGER