1 / 56

Session 5

Session 5. 正逻辑和负逻辑. 1. 正负逻辑的规定 　　正逻辑体系：用 1 表示高电平，用 0 表示低电平。 　　负逻辑体系：用 1 表示低电平，用 0 表示高电平。. 2. 正负逻辑的转换 　　对于同一个门电路，可以采用正逻辑，也可以采用负逻辑。 同一个门电路，对正、负逻辑而言，其逻辑功能是不同的。. A. A. A. B. B. B. F. F. F. 0V. 0. 1. 0. 0V. 1. 0.7V. 0. 1. 1. 0V. 0. 3V. 1. 0. 0. 1. 0.7V.

eilis
Download Presentation

Session 5

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Session 5

  2. 正逻辑和负逻辑 1. 正负逻辑的规定 　　正逻辑体系：用1表示高电平，用0表示低电平。 　　负逻辑体系：用1表示低电平，用0表示高电平。 2. 正负逻辑的转换 　　对于同一个门电路，可以采用正逻辑，也可以采用负逻辑。 同一个门电路，对正、负逻辑而言，其逻辑功能是不同的。

  3. A A A B B B F F F 0V 0 1 0 0V 1 0.7V 0 1 1 0V 0 3V 1 0 0 1 0.7V 3V 0 1 1 0V 0 0 1 0.7V 0 3V 1 1 3V 0 3.7V 1 0 输入、输出均取反了 二极管与门电路 用正逻辑 A B 用负逻辑 F 正与门 A B F 负或门 正与门相当于负或门

  4. A A x B B y W F F 0V 0 1 0V 1 0 3.7V 1 0 0V 0 1 3V 0 1 3.7V 1 0 1 0 3V 1 0 0V 1 0 3.7V 3V 0 1 0 1 3V 0.7V 1 0 与非门电路 用正逻辑 A B 用负逻辑 F 正:与非 x y w 负: 或非 A B F 正与门非相当于负或非门

  5. 两种逻辑符号等效变换规则 1. 只要在一种逻辑符号的所有输入、输出端同时加上或者去掉小圈（当一根线上有两个小圈，相当于两次取反，则无需画圈） 2. 将原来的符号互换（与←→或、同或←→异或）即可。 由此可得到： 正与 = 负或   正与非 = 负或非 正或 = 负与   正或非 = 负与非

  6. 1.6.2 TTL 集成门电路 由于二极管构成的门电路在带负载能力、输出等电气特性方面存在很大的缺陷，所以在IC中集成的基本逻辑电路大多不是采用二极管实现的。 • TTL –Transistor-Transistor Logic TTL与非门 +VCC ABC F = ABC

  7. +VCC 集电极开路与非门 F = AB AB F = AB A B F OC与非门

  8. 三态输出门 +VCC AB EN F = AB EN=1，与非门正常工作 EN=0，F为高阻态 A B EN A B EN F F EN 高电平有效 EN 低电平有效

  9. 三态输出门 用于总线连接或者双向传输 A B EN Di Di A B EN A B EN

  10. 第2章 组合逻辑电路 当前的输出仅与当前的输入有关，与原来的状态无关；电路中不含反馈回路，如： 比较器、全加器、编码器、译码器、数字选择器

  11. 2.1 功能分析 找出组合逻辑电路的输入与输出关系，确定在什么样的输入取值下对应的输出为1。 EX 2.1.1分析下列电路完成什么功能？ A B F 异或电路，或是1 bit 二进制本位求和

  12. F= F = AB+ AC+ BC A B C F 2.2 电路设计 EX 2.2.1用与非门设计一个三变量变量的表决器，当多数人同意（1表示）时，表决通过（1表示）；否则不通过。 A + B= A .B

  13. F= F = AB + BD + BC + A B C D A B F C D EX 2.2.2用与非门实现 F (A,B,C,D) = m ( 1,4,6,7,12,13,14,15 )

  14. 2.3 编码器和译码器 生活中常用代号、符号等表示事物 译码器 编码器 数字电路只能以二进制信号工作 　　用二进制代码表示文字、符号或者数码等特定对象的过程，称为编码。 　　实现编码的逻辑电路，称为编码器。　　

  15. EX 2.3.1现在有8病房(X0，X1 …. X7）呼救, 假设每次只有1个病人呼救。究竟是哪个病人呼救，可由3个灯(Z2 ，Z1 ，Z0）亮灭组合获取。 输入约定：某个呼救—‘1’； 输出约定：某灯亮 —‘1’； Z2 ？ 8线—3线编码器 X0 X1。。。 X7 Z1 Z0 输入：八个对象（二值量） 输出：三位二进制代码 Z2Z1Z0

  16. (1) 照理说应有28 个输入组合；但其它输入组合不允许出现，为无关项。 (2) 某个输入为1， 则其他输入全为0。 由此而来（ 比如）：X4 = X7 + X6 + X5 +X3 + X2 + X1 + X0 = X7 X6 X5 X3 X2 X1 X0

  17. Session 6

  18. X4 = X7 + X6 + X5 +X3 + X2 + X1 + X0 = X7 X6 X5 X3 X2 X1 X0 最小项： X4(X7 X6 X5 X3 X2 X1 X0 )= X4X4= X4 最小项= X7

  19. 输入约定：某个呼救—‘1’；输出约定：某灯亮 —‘1’； Z2 = X4 + X5 + X6 + X7 Z1 = X2 + X3 + X6 + X7 Z0 = X1 + X3 + X5 + X7 不包含X0 X0 X1 X2 X3 X4 X5 X6 X7 Z2 Z1 Z0

  20. 输入约定：呼救 代表‘0’ Z2 = X4 . X5 . X6 . X7 Z1 = X2 . X3 . X6 . X7 Z0 = X1 .X3 .X5 .X7

  21. 74LS148 优先编码器 当多个信号同时有效时，只对其中优先级别最高的输入信号编码，对级别低的输入信号不予理睬。 I7 的优先级最高， I0的优先级最低。

  22. I5 Y1 Y0 I7 I6 Y2 I3 I2 I1 I0 I4 74LS148 Ys YEX 二值量输入：I0 I1 I2 I3 I4 I5 I6 I7 三位二进制输出： Y0 Y1Y2 ST 负逻辑有效用‘0’表示，即’0‘起作用 无效用‘1’表示

  23. I7 Y0 Y1 I6 I5 Y2 I3 I2 I1 I0 I4 74LS148 Ys • 选通端ST = 0时，编码器工作； 选通端ST = 1时，输出均为1，不编码 YEX • YS 为选通输出端。当 ST =0，但无 有效信号输入时， YS =0 • YEX 为扩展输出端。当 ST =0，且有有效信号输入时， YEX =0 • YS 与 YEX两者基本上是反的 ST • 当 I7 = 0（有效）时，不管其他输入是什么，都是对I7编码， 输出Y2Y1Y0 =000 （ I7的反码） • 当 I7 = 1，I6 = 0（有效）时，不管其他输入是什么，都是对I6编码， 输出Y2Y1Y0 =001 （ I6的反码）

  24. 8个输入优先级由高到低：I7 I6 … I2 I1 • 输入控制端 ST =0， 编码器正常工作； ST =1，编码器不起编码作用 • YS 为选通输出端。当 ST =0，但无有效信号输入时， YS =0 • YEX 为扩展输出端。当 ST =0，且有有效信号输入时， YEX =0 大家填

  25. 以引脚 Y2 为目标，因为与或最小项数目少

  26. 输 入 Y2 = ST. I7 + ST. I6 . I7 + ST. I5 . I6 . I7 + ST. I4 . I5 . I6 . I7

  27. Y2 = ST. I7 + ST. I6 . I7 + ST. I5 . I6 . I7 + ST. I4 . I5 . I6 . I7 = ST. { I7 + (I6 + I5 I6 + I4 I5 I6 ). I7 } = ST. { I7 + I6 + I5 I6 + I4 I5 I6 } = ST. I7 + ST. {I6 + (I5 + I4 I5 ) I6 } = ST. I7 + ST. {I6 + I5 + I4 I5 } = ST. I7 + ST. {I6 + I5 + I4 } = ST. I7 + ST. I6 + ST. I5 + ST. I4 Y2 = ST. I7 + ST. I6 + ST. I5 + ST. I4

  28. Y2 = ST. I7 + ST. I6 + ST. I5 + ST. I4 两个含义：1、该引脚输入低电平有作用2、输出为 I0 (反相） I1 I7 I6 ST I4 I5 I0 ST I1 I2 I3 I4 I5 I6 I7

  29. 再举一例: 求输出YEX的表达式

  30. YEX = ST + ST ( I7 . I6 .I5 . I4 . I3 . I2 . I1 . I0 ) 以引脚 YEX 为目标，因为与或最小项数目少

  31. YEX = ST + ST ( I7 . I6 .I5 . I4 . I3 . I2 . I1 . I0 ) = ST . ST ( I7 . I6 .I5 . I4 . I3 . I2 . I1 . I0 )

  32. YEX YEX = ST + ST ( I7 . I6 .I5 . I4 . I3 . I2 . I1 . I0 ) = ST . ST ( I7 . I6 .I5 . I4 . I3 . I2 . I1 . I0 ) ST I0 ST I1 I2 I3 I4 I5 I6 I7

  33. 再举一例: 求输出Ys的表达式

  34. Ys = ST. ( I7 . I6 . I5 . I4. I3 . I2 . I1 . I0) 以求Ys为目标，因为与或最小项数目少

  35. Ys Ys = ST. ( I7 . I6 . I5 . I4. I3 . I2 . I1 . I0) ST I0 ST I1 I2 I3 I4 I5 I6 I7

  36. 再举一例: 求输出 Y0 的表达式

  37. 以引脚 Y0 为目标，因为与或最小项数目少

  38. 输 入 Y0 = ST. I7 + ST. I5 . I6 . I7 + ST. I3 . I4. ... I7 + ST. I1 . I2 . . . I7

  39. Y0 = ST. I7 + ST. I5 . I6 . I7 + ST. I3 . I4. ... I7 + ST. I1 . I2 . . . I7 = ST. { I7 + (I5 I6 + I3 I4 I5 I6 + I1 I2I3 I4 I5 I6 ). I7 } = ST. { I7 + I5 I6 + I3 I4 I5 I6 + I1 I2 I3 I4 I5 I6 } = ST. I7 + ST. I6. { I5+ (I3 I4 + I1 I2 I3 I4 ) I5 } = ST. I7 + ST. I6. {I5 + I3 I4 + I1 I2 I3 I4} = ST. I7 + ST . I5 . I6 + ST. I6 { I3 I4+ I1 I2 I3 I4} = ST. I7 + ST . I5 . I6 + ST . I6 . I4 { I3 +( I1 I2 ) I3 } = ST. I7 + ST . I5 . I6 + ST . I6 . I4 . { I3 + I1 I2} = ST. I7 + ST . I5 . I6 + ST . I6 . I4 . I3 + ST . I6 . I4 . I1 . I2

  40. Y0= ST. I7 + ST . I5 . I6 + ST . I6 . I4 . I3 + ST . I6 . I4 . I1 . I2 Y0= ST. I7 + ST . I5 . I6 + ST . I3 . I4 . I6 + ST . I1 . I2 . I4 . I6

  41. Y0= ST. I7 + ST . I5 . I6 + ST . I3 . I4 . I6 + ST . I1 . I2 . I4 . I6 书上漏画 I7 I6 ST I4 I5 I0 ST I1 I2 I3 I4 I5 I6 I7

  42. 1片74LS148 实现8线-3线优先编码 74LS 148 原文资料(74LS148.pdf)

More Related