ALTERA FLEX 10K

1. ALTERA FLEX 10K CARACTERÍSTICAS • PRIMEIRO DISPOSITIVO LÓGICO PROGRAMÁVEL (PLD) INDUSTRIAL COM INTEGRAÇÃO PARA PROGRAMAÇÃO DO CHIP NO SISTEMA (SYSTEM-ON-A-PROGRAMMABLE-CHIP) • MATRIZ EMBARCADA(EMBEDDED ARRAY) PARA IMPLEMENTAR FUNÇÕES COMPLEXAS, TAIS COMO MEMÓRIAS E FUNÇÕES LÓGICAS ESPECIALIZADAS • MATRIZ LÓGICA(LOGIC ARRAY) PARA FUNÇÕES LÓGICAS GERAIS • ALTA DENSIDADE : 10.000 A 250.000 PORTAS TÍPICAS • ATÉ 6144 BITS DE RAM; 2048 BITS POR BLOCO DA MATRIZ EMBARCADA ( EMBEDDED ARRAY BLOCK)

2. ALTERA FLEX 10K CARACTERÍSTICAS DA FAMÍLIA

3. ALTERA FLEX 10K CARACTERÍSTICAS DA FAMÍLIA – CONT.

4. ALTERA FLEX 10K TENSÕES DE OPERAÇÃO

5. ALTERA FLEX 10K ESTRUTURA DO FLEX10K

6. ALTERA FLEX 10K ESTRUTURA DO FLEX10K 1) LOGIC ARRAY : MATRIZES DE BLOCOS LÓGICOS CHAMADOS LOGIC ARRAY BLOCKS(LABs). 2) EMBEDDED ARRAYS : MATRIZES DE MEMÓRIAS EMBARCADAS CHAMADAS EMBEDDED ARRAYS BLOCKS(EABs) 3) TRILHA DE INTERCONEXÃO RÁPIDA (FASTTRACK INTERCONNECT) 4) ESTÁGIOS DE ENTRADA E SAÍDA

7. ALTERA FLEX 10K EMBEDDED ARRAY BLOCK EAB É UM BLOCO FLEXÍVEL DE RAM COM REGISTRADORES NAS PORTAS DE ENTRADA E SAÍDA O EAB É USADO PARA IMPLEMENTAR FUNCÕES COMO MULTIPLICADORES E CIRCUITOS CORRETORES DE ERROS. AS FUNÇÕES DO EAB PODEM SER COMBINADAS EM APLICAÇÕES COMO FILTROS DIGITAIS, MICROCONTROLADORES, MÁQUINAS DE ESTADO E FUNÇÕES DSP. FUNÇÕES LÓGICAS SÃO IMPLEMENTADAS PROGRAMANDO O EAB COM UM PADRÃO DE APENAS LEITURA DURANTE A CONFIGURAÇÃO CRIANDO UMA GRANDE LUT. A GRANDE CAPACIDADE DOS EABS PERMITE AOS PROJETISTAS IMPLEMENTAREM FUNÇÕES COMPLEXAS EM UM NÍVEL LÓGICO SEM O ATRASO DE ROTEAMENTO DE LES INTERLIGADOS.

8. ALTERA FLEX 10K EMBEDDED ARRAY BLOCK • EABS PODEM SER USADOS PARA IMPLEMENTAR MEMÓRIAS RAM SÍNCRONAS, • QUANDO USADO COMO RAM CADA EAB PODE SER CONFIGURADO EM ALGUNS DOS TAMANHOS: 256 X 8, 512 X 4, 1024 X 2, 2048 X 1.

9. ALTERA FLEX 10K EMBEDDED ARRAY BLOCK

10. ALTERA FLEX 10K EMBEDDED ARRAY BLOCK

11. ALTERA FLEX 10 LOGIC ARRAY BLOCK CADA LAB CONSISTE DE: • OITO ELEMENTOS LÓGICOS(LES) • SINAIS DE CONTROLE • INTERCONECÇÃO LOCAL (LAB LOCAL INTERCONNNECT) O LAB APRESENTA ESTRUTURA COM GRANULARIDADE GROSSA, PERMITINDO UM ROTEAMENTO EFICIENTE COM OTIMIZAÇÃO DO USO DISPOSITIVO E ALTO DESEMPENHO.

12. ALTERA FLEX 10K LOGIC ARRAY BLOCK PARA CADA LAB SÃO DISPONIBILIZADOS QUATRO SINAIS DE CONTROLE COM PEQUENO RETARDO, QUE PODEM SER USADOS NOS OITO LES. DOIS DESSES SINAIS PODEM SER USADOS COMO CLOCKS. OS OUTROS DOIS PODEM SER USADOS COMO CLEAR OU PRESET. .

13. ALTERA FLEX 10K LOGIC ARRAY BLOCK 22 30

14. ALTERA FLEX 10K ELEMENTO LÓGICO (LE) • O LE É A MENOR UNIDADE DE LOGICA NA ARQUITETURA DE UM FLEX10K. CADA LE CONTÉM: UMA TABELA DE PESQUISA(LUT), QUE É UM GERADOR DE FUNÇÕES QUE PODE RAPIDAMENTE COMPUTAR UMA FUNÇÃO DE QAUTRO VARIÁVEIS. UM FLIP-FLOP COM UM ENABLE SÍNCRONO UM CIRCUITO DE CARRY(VAI UM) UM CIRCUITO DE CASCATEAMENTO(CASCADE CHAIN).

15. ALTERA FLEX 10K ELEMENTO LÓGICO (LE)

16. ALTERA FLEX 10K ELEMENTO LÓGICO (LE) O FLIP-FLOP PROGRAMÁVEL NO LE PODE SER CONFIGURADO PARA OPERAR COMO D, T, JK OU SR OS SINAIS DE CONTROLE CLOCK, CLEAR E PRESENTE PODEM SE ORIGINAR DE SINAIS GLOBAIS, PINOS DE I/O DE PROPÓSITO GERAL OU DE LÓGICA INTERNA. PARA FUNÇÕES COMBINACIONAIS O FLIP-FLOP NÃO É UTILIZADO E A SAÍDA DA LUT ALIMENTA A SAÍDA DO LE O LE TEM DUAS SAÍDAS QUE ALIMENTAM AS INTERCONECÇÕES. UMA ALIMENTA A INTERCONECÇÃO LOCAL A OUTRA ALIMENTA A TRILHA DE INTERCONECÇÃO RÁPIDA. AS DUAS SAÍDAS PODEM SER CONTROLADAS INDEPENDENTEMENTE.

17. ALTERA FLEX 10K ELEMENTO LÓGICO (LE) A ARQUITETURA DO FLEX10K FORNECE DOIS TIPOS DE VIAS DE DADOS DEDICADAS DE ALTA VELOCIDADE QUE CONECTAM LES ADJACENTES SEM USAR VIAS DE INTERCONECÇÃO LOCAL. ELAS SÃO: CIRCUITO DE CARRY CIRCUITO DE CASCATEAMENTO OS CIRCUITOS DE CARRY E DE CASCATEAMENTO CONECTAM TODOS OS LES EM UM LAB E TODOS OS LABS NA MESMA LINHA. COMO O USO INTENSIVO DESTES CIRCUITOS REDUZ A FLEXIBILIDADE DO ROTEAMENTO, ELES DEVERIAM SER LIMITADOS A PORÇÕES DO CIRCUITO COM VELOCIDADE CRÍTICA.

18. ALTERA FLEX 10K CIRCUITO DE VAI UM (CARRY CHAIN) O CIRCUITO DE CARRY FORNECE UM VAI UM EXTREMAMENTE RÁPIDO ENTRE FUNÇÕES DOS LES. ESTA CARACTERÍSTICA PERMITE QUE A ARQUITETURA DO FLEX10K IMPLEMENTE CONTADORES, SOMADORES E COMPARADORES DE ALTA VELOCIDADE COM TAMANHO ARBITRÁRIO CIRCUITOS DE CARRY COM MAIS DE OITO LES SÃO REALIZADOS INTRLIGANDO LABS ENTRE SI.

19. ALTERA FLEX 10K CIRCUITO DE VAI UM (CARRY CHAIN)

20. ALTERA FLEX 10K CIRCUITO DE CASCATEAMENTO(CASCADE CHAIN) COM O CIRCUITO DE CASCATEAMENTO O FLEX10K PODE IMPLEMENTAR FUNÇÕES QUE TENHAM UM GRANDE FAN-IN. LUTS ADJACENTES PODEM SER USADAS PARA COMPUTAR PORÇÕES DE UMA FUNÇÃO EM PARALELO. O CIRCUITO DE CASCATEAMENTO CONECTA EM SÉRIE OS VALORES INTERMEDIÁRIOS. O CIRCUITO PODE USAR UMA LÓGICA OR OU AND PARA CONECTAR AS SAÍDAS DOS LES ADJACENTES. CADA LE ADJACENTE FORNECE MAIS QUATRO ENTRADAS PARA A FUNÇÃO. CASCATEAMENTO QUE OCUPEM MAIS DE OITO LES SÃO REALIZADOS INTERLIGANDO-SE LABS.

21. ALTERA FLEX 10K CIRCUITO DE CASCATEAMENTO(CASCADE CHAIN)

22. ALTERA FLEX 10K MODOS DE OPERAÇÃO DO ELEMENTO LÓGICO(LE) • O ELEMENTO LÓGICO DO FLEX10K PODE SER OPERADO EM QUATRO MODOS: • MODO NORMAL • MODO ARITMÉTICO • MODO CONTADOR CRESCENTE/DECRESCENTE(UP/DOWN) • MODO CONTADOR RESETÁVEL

23. ALTERA FLEX 10K MODO NORMAL • O MODO NORMAL É ADEQUADO PARA APLICAÇÕES DE LÓGICA GERAL E GRANDES FUNÇÕES DE DECODIFICAÇÃO QUE UTILIZAM A VANTAGEM DO CIRCUITO DE CASCATEAMENTO.

24. ALTERA FLEX 10K MODO NORMAL

25. ALTERA FLEX 10K MODO ARITMÉTICO O MODO ARITMÉTICO OFERECE DUAS LUTS DE TRÊS ENTRADAS QUE SÃO IDEAIS PARA IMPLEMENTAR SOMADORES, ACUMULADORES E COMPARADORES.

26. ALTERA FLEX 10K MODO ARITMÉTICO

27. ALTERA FLEX 10K MODO CONTADOR UP/DOWN • O MODO CONTADOR UP/DOWN OFERECE COUNTER ENABLE, CLOCK ENABLE, SINAL DE CONTROLE SÍNCRONO UP/DOWN E SINAL DE LOAD. • ESSES SINAIS DE CONTROLE SÃO GERADOS ATRAVÉS DE: • DADOS DE ENTRADA DA INTERCONECÇÃO LOCAL • SINAL DE CARRY DE ENTRADA • SINAL DE REALIMENTAÇÃO DO REGISTRADOR

28. ALTERA FLEX 10K MODO CONTADOR UP/DOWN

29. ALTERA FLEX 10K MODO CONTADOR RESETÁVEL O MODO CONTADOR RESETÁVEL É SEMELHANTE AO MODO CONTADOR UP/DOWN, MAS SUPORTA UM CLEAR SÍNCRONO NO LUGAR DO CONTROLE UP/DOWN. A FUNÇÃO CLEAR É SUBSTITUÍDA POR UM SINAL DE ENTRADA DE CASCATEAMENTO.

30. ALTERA FLEX 10K MODO CONTADOR RESETÁVEL

31. ALTERA FLEX 10K LÓGICA DE CONTROLE CLEAR E PRESET • A LÓGICA CLEAR E PRESET IMPLEMENTA UMA DOS SEGUINTES MODOS ESCOLHIDOS DURANTE A ESPECIFICAÇÃO DO PROJETO: • CLEAR ASSÍNCRONO • PRESET ASSÍNCRONO • CLEAR E PRESET ASSÍNCRONO • LOAD ASSÍNCRONO COM CLEAR • LOAD ASSÍNCRONO COM PRESET • LOAD ASSÍNCRONO SEM CLEAR OU PRESET • O FLEX 10K TAMBÉM OFERECE UM PINO DE RESET(CHIP-WIDE RESET) QUE PODE RESETAR TODOS OS REGISTRADORES DO DISPOSITIVO. O USO DESTA CARACTERÍSTICA É FEITO DURANTE A ENTRADA DO PROJETO. EM ALGUNS DOS MODOS CLEAR E PRESET ESTE SINAL SE SOBREPÕE A TODOS OS OUTROS SINAIS.

32. ALTERA FLEX 10K CLEAR ASSÍNCRONO O CLEAR ATUA NO FLIP-FLOP ATRAVÉS DE LABCTR1 OU LABCTR2. NESTE MODO O SINAL DE PRESET É FIXADO EM VCC PARA DESATIVÁ-LO.

33. ALTERA FLEX 10K PRESET ASSÍNCRONO O PRESET ATUA NO FLIP-FLOP ATRAVÉS DE LABCTR1 OU LABCTR2. NESTE MODO O SINAL DE CLEAR É FIXADO EM VCC PARA DESATIVÁ-LO.

34. ALTERA FLEX 10K CLEAR E PRESET ASSÍNCRONO NESTA IMPLEMENTAÇÃO, LABCTR1 CONTROLA O PRESET E LABCTR2 CONTROLA O CLEAR. DATA3 É FIXADO EM VCC.

35. ALTERA FLEX 10K LOAD ASSÍNCRONO COM CLEAR Ativo em zero NESTA IMPLEMENTAÇÃO LABCTR1 IMPLEMENTA O LOAD ASSÍNCRONO DE DATA3, CONTROLANDO O CLEAR E O PRESET DO REGISTRADOR. LABCTR2 IMPLEMENTA O CLEAR CONTROLANDO O CLEAR DO REGISTRADOR. LABCTR2 NÃO ALIMENTA O CIRCUITO DE PRESET.

36. ALTERA FLEX 10K LOAD ASSÍNCRONO COM PRESET LABCTR1, QUANDO ATIVO, CONTROLA O CARREGAMENTO DE DATA3. LABCTR2, QUANDO ATIVO, CONTROLA ATIVAÇÃO DO PRESET.

37. ALTERA FLEX 10K LOAD ASSÍNCRONO SEM CLEAR OU PRESET LABCTR1 IMPLEMENTA O LOAD ASSÍNCRONO DE DATA3 CONTROLANDO O CLEAR E O PRESET DO REGISTRADOR.

38. ALTERA FLEX 10K TRILHA DE INTERCONECÇÃO RÁPIDA (FastTrack Interconnect) A CONECÇÃO ENTRE OS LES E OS PINOS DE I/O DO DISPOSITIVO É FORNECIDA PELA trilha DE INTERCONECÇÃO SÉRIE DE CANAIS DE ROTEAMENTO HORIZONTAIS E VERTICAIS CONTÍNUOS QUE ATRAVESSAM O DISPOSITIVO. A INTERCONECÇÃO RÁPIDA CONSISTE DE CANAIS DE LINHAS E COLUNAS INTERCONECTADAS QUE ATRAVESSAM TODO O INTERIOR DO DISPOSITIVO. CADA LINHA DA MATRIZ DE LABS É SERVIDA POR UMA LINHA DE INTERCONECÇÃO(ROW INTERCONNECTED) DEDICADA. A LINHA DE INTERCONECÇÃO PODE ACIONAR PINOS DE I/O E ALIMENTAR OUTROS LABS NO DISPOSITIVO.

40. ALTERA FLEX 10K TRILHA DE INTERCONECÇÃO RÁPIDA (FastTrack Interconnect)

41. ALTERA FLEX 10K TRILHA DE INTERCONECÇÃO RÁPIDA (FastTrack Interconnect) ALÉM DOS PINOS DE I/O DE PROPÓSITO GERAL O FLEX10K TEM: SEIS PINOS DEDICADOS DE ENTRADA QUE FORNECEM DISTRIBUIÇÃO DE SINAIS COM BAIXO RETARDO ATRAVÉS DO DISPOSITIVO. ESSAS SEIS ENTRADAS PODEM SER USADAS PARA: CLOCK GLOBAL, CLEAR, PRESET SINAIS DE CONTROLE DE SAÍDA ENABLE CLOCK E OUTPUT ENABLE PARA PERIFÉRICOS.

42. ALTERA FLEX 10K

43. ALTERA FLEX 10K ELEMENTO DE I/O UM ELEMENTO DE I/O CONTÉM UM BUFFER I/O BIDIRECIONAL E UM REGISTRADOR QUE PODE SER USADO COMO UM REGISTRADOR DE ENTRADA PARA DADOS EXTERNOS QUE EXIGEM UM TEMPO RÁPIDO DE CONFIGURAÇÃO OUCOMO UM REGISTRADOR DE SAÍDA PARA DADOS QUE REQUEREM RÁPIDO CLOCKTO-OUTPUT PERFORMANCE. • IOES PODEM SER USADOS COMO ENTRADA, SAÍDA, OU PINOS BIDIRECIONAIS. PARA A IMPLEMENTAÇÃO DE ENTRADA E SAÍDA BIDIRECIONAL BUFFERIZADO, O REGISTRADOR DE SAÍDA DEVE ESTAR NO IOE E O DADO DE ENTRADA E O ENABLE DO REGISTRADOR DEVEM ESTAR NO REGISTRADOR DO LE ADJACENTE AO PINO BIDIRECIONAL. • O COMPILADOR USA A OPÇÃO DE INVERSÃO PROGRAMÁVEL PARA INVERTER SINAIS DA INTERCONECÇÃO DE LINHA E DE COLUNA, AUTOMATICAMENTE, QUANDO FOR APROPRIADO.

44. ALTERA FLEX 10K ELEMENTO DE I/O

45. ALTERA FLEX 10K ELEMENTO DE I/O • CADA IOE SELECIONA OS CONTROLES: CLOCK, CLEAR, CLOCK ENABLE E OUTPUT ENABLE DE UMA REDE DE SINAIS DE CONTROLE DE I/O CHAMADA BARRAMENTO DE CONTROLE PERIFÉRICO. • ESTE BARRAMENTO UTILIZA DRIVERS DE ALTA VELOCIDADE PARA MINIMIZAR O RETARDO DO SINAL ATRAVÉS DO DISPOSITIVO. ELE FORNECE CERCA DE 12 SINAIS DE CONTROLE PERIFÉRICOS QUE PODEM SER ALOCADOS COMO SE SEG0UE: • ATÉ OITO SINAIS OUTPUT ENABLE • ATÉ SEIS SINAIS ENABLE CLOCK • ATÉ DOIS SINAI DE CLOCK • ATÉ DOIS SINAIS DE CLEAR. • SE MAIS QUE SEIS SINAIS CLOCK ENABLE OU OITO SINAIS OUTUPUT ENABLE SÃO EXIGIDOS CADA IOE NO DISPOSITIVO PODE SER CONTROLADO PELOS SINAIS CLOCK ENABLE E OUTPUT ENABLE DE ESPECÍFICOS LEs.

46. ALTERA FLEX 10K ELEMENTO DE I/O ALTERA FLEX 10K ELEMENTO DE I/O • ALÉM DISSO, PARA OS DOIS SINAIS DE CLOCK DISPONÍVEIS NO BARRAMENTO DE CONTROLE PERIFÉRICO, CADA IOE PODE USAR UM DOS DOIS PINOS DE CLOCK DEDICADO. • CADA SINAL DE CONTROLE PERIFÉRICO PODE EXCITADO POR ALGUM DOS PINOS DEDICADOS DE ENTRADA OU PELO PRIMEIRO LE DE CADA LAB EM UM LINHA PARTICULAR. • ALÉM DISSO, UM LE EM UMA LINHA DIFERENTE PODE EXCITAR UMA COLUNA DE INTERCONECÇÃO, O QUE FAZ COM QUE UMA LINHA DE INTERCONECÇÃO POSSA EXCITAR UM SINAL DE CONTROLE PERIFÉRICO. • O SINAL CHIP- WIDE RESET IRÁ RESETAR TODOS OS REGISTRADORES DOS IOE SOBREPONDO-SE A TODOS OS OUTOS SINAIS DE CONTROLE.

47. ALTERA FLEX 10K ELEMENTO DE I/O ALTERA FLEX 10K ELEMENTO DE I/O

48. ALTERA FLEX 10K ELEMENTO DE I/O • SINAIS NO BARRAMENTO DE CONTROLE PERIFÉRICO PODEM EXCITAR OS QUATRO SINAIS GLOBAIS REFERIDOS COMO GLOBAL0 ATÉ GLOBAL3. • O SINAL GERADO INTERNAMENTE PODE EXCITAR O SINAL GLOBAL, FORNECENDO A MESMA CARACTERÍSTICA DE BAIXO RETARDO PARA UM SINAL GERADO INTERNAMENTE ASSIM COMO PARA UM SINAL EXCITADO POR UM ENTRADA. ESTA CARACTERÍSTICA É IDEAL PARA SINAIS CLEAR OU CLOCK GERADOS INTERNAMENTE COM ALTO FAN-OUT. QUANDO UM SINAL GLOBAL É EXCITADO POR UMA LÓGICA INTERNA, O PINO DE ENTRADA DEDICADA QUE ALIMENTA AQUELE SINAL GLOBAL NÃO PODE SER USADO. QUANDO O PINO CHIP-WIDE OUTPUT ENABLE É MANTIDO BAIXO, ELE IRÁ COLOCAR EM TRI-STATE TODOS OS PINOS NO DISPOSITIVO. ADICIONALMENTE, OS REGISTRADORES NO IOE PODEM SER RESETADOS MANTENDO O PINO CHIP-WIDE RESET EM NÍVEL BAIXO.

49. ALTERA FLEX 10K CONECÇÕES ENTRE TRILHAS E IOES