用于探测器信号读出的前端 ASIC

用于探测器信号读出的前端ASIC 王铮中国科学院“核探测技术与核电子学”重点实验室中国科学院高能物理研究所 2010年 8月15日 NED2010

主要内容 • 国际上ASIC技术发展动态 • 半导体探测器读出ASIC（FEI-4，MIMOSA26） • 气体探测器读出ASIC（TIMEPIX） • 国内ASIC研究进展 NED2010

半导体探测器读出ASIC • 探测器与ASIC采用hybrid结构 • FEI4 • 探测器与ASIC作在同一个衬底上（单片结构） • MINOSA26 NED2010

NED2010

Pixel Detector Module Breakdown Bump bonds PP0 connection Flex Hybrid Sensor tile 16 FE chips NED2010 Wire bonds

Frontend Chip - FE-I4 Largest Chip in HEP FE-I3 New FE-I4 Pixel size = 250 x 50 µm2 Pixels = 80 x 336 Technology = 0.13µm Power = 0.5 W/cm2 Review Nov 3-4,2009 NED2010

MIMOSA26 Active area: ~10.6 x 21.2 mm2 13.7 mm 21.5 mm Development of CMOS Pixel Sensors for Charged Particle Tracking • Design according to 3 issues: • Increasing S/N at pixel-level • A to D Conversion at column-level • Zero suppression at chip edge level • Power v.s. speed: • Power  Readout in a rolling shutter modeSpeed  1 row pixels are read out // • MIMOSA26 is a reticule size MAPS with binary output, 10 k images / s • Pixel array: 1152 x 576, 18.4 µm pitch • Hit density: ~ 1E6 particles/cm²/s • Architecture: • Pixel (Amp+CDS) array organised in // columns r.o.in the rolling shutter mode • 1152 ADC, a 1-bit ADC (discriminator) / column • Integrated zero suppression logic • Remote and programmable • Lab. and beam tests: 62 chips tested, yield ~75-90% Pixel Array Rolling shutter mode ADC Zero suppression NED2010

MIMOSA26: 1st MAPS with Integrated Ø CMOS 0.35 µm OPTO technology, Chip size : 13.7 x 21.5 mm2 • Pixel array: 576 x 1152, pitch: 18.4 µm • Active area: ~10.6 x 21.2 mm2 • In each pixel: • Amplification • CDS (Correlated Double Sampling) • Integration time: ~ 100 µs  R.O. speed: 10k frames/s • Hit density: ~ 106 particles/cm²/s • Testability: several test points implemented all along readout path • Pixels out (analogue) • Discriminators • Zero suppression • Signal transmission • Row sequencer • Width: ~350 µm • 1152 column-level discriminators • offset compensated high gain preamplifier followedby latch • Zero suppression logic • Reference Voltages Buffering for 1152 discriminators • I/O PadsPower supply PadsCircuit control PadsLVDS Tx & Rx • Readout controller • JTAG controller • Current Ref. • Bias DACs • Memory management • Memory IP blocks • PLL, 8b/10b optional NED2010

气体探测器ASIC（TIMEPIX） • GEM探测器 • μ-megas探测器 NED2010

NED2010

TIMEPIX芯片 • 四种工作模式 • TOT：测量信号过阈宽度（时钟周期数） • TIME：测量信号到达到公共停止信号时间间隔 • MediPix:信号过阈次数计数 • OneHit: 来一个信号即为1，无信号为0 • 与标准GEM探测器测试，性能指标： • 位置分辨：~20 um （rms） • 时间分辨：~8ns （rms） NED2010

国内ASIC研究进展 NED2010

研究背景 为了获得粒子径迹或图像更高的位置分辨力，各种新型射线和粒子探测器的单元尺寸减小到~10mm - ~100mm，称为密集阵列探测器。高密度、低功耗、低成本的读出ASIC NED2010

在研项目 • GEM探测器读出ASIC的研制 • 高能所科技创新项目，2007－2010，40万 • 新型密集阵列探测器读出ASIC的研制 • NSFC重点项目，清华、近物所、高能所联合，2008－2011，240万 • 气体探测器ASIC读出电子学的研究 • 中科院核电子学与探测技术重点实验室重点项目，30万，2010年 • … NED2010

清华大学 输入电容~0.1pF ENC=61.3e 噪声水平达到国内领先，和国外最好的几个电子的水平相比，还有一定差距 • 极低噪声CMOS电荷灵敏前放的设计研究 NED2010

清华大学 单通道包括电荷灵敏前放(CSA)、极零相消、CR-(RC)4成形和全差分缓冲输出 CASA芯片版图 • 多通道GEM探测器读出ASIC的研制 • 第一版16通道CASA芯片的设计 NED2010

与GEM探测器的测试结果 清华大学 CASA主要性能指标 COOL-X X-ray Generator (peak @~8keV) CASA噪声测试结果探测器信号波形 GEM detector CASA NED2010

高能所 GEM探测器读出ASIC- GEMROC CSA+Shaper Chartered 0.35 ms technology 2009Nov，ver2 completed •16channel/chip •Strip capacitance: 20~100pF •Most probable Qstrip:~50fC •Linear range: up to 200fC,inl<1% •Track rate: >100KHz •Noise: <2000e,rms •Gain:5mV/fC •Output: semi-Gaussian pulse 50~400ns peaking time •Power consumption:<20mW schematic 单通道原理图 Simulation Schematics ver2 NED2010

高能所 GEMROC芯片 • 16通道低噪声电荷灵敏前放+积分成形电路扫描链模拟监测缓冲单个读出通道基准和偏置电荷灵敏前放极零相消 RC积分输出级 92μm×1500μm NED2010

SWAN芯片：开关电容阵列+Wilkinson型ADC 高能所锁存器和串行输出 8×32cell 顺序读写控制逻辑可预置纯格雷码计数器 NED2010

SWAN 高能所 Tapeout: Mar2009 Chartered 0.35 ms technology Switched-capacitor array with Wilkinson A/D convertors Next version • 8chn*32cell CAP array • 12bit WADC • optional 12bit/10bit/8bit mode • clock : 50M / 100M • serial data output • optional LVDS or CMOS clock input LQFP100 package ADC noise Timing diagram RAMP circuit test Grey code output test NED2010

高能所 四通道MAPMT放大读出ASIC • 适用于多阳极光电倍增管波形采样读出的四通道模拟放大成形芯片，每个放大通道由跨阻前放+ 滤波成形 +增益调整与输出驱动极构成。 • 2009年8月流片： • 固定 136ns 成形时间，A类驱动放大级（线性好） • 已完成实验室测试。 NED2010

PET芯片测试结果 高能所芯片参数电源： + -2.5V，0V；耦合方式：输入输出皆可采用直流或交流耦合（目前为直流耦合）放大倍数： 102 mV/pC 可根据需要调整，最小51mV/pC）通道间串扰： <0.05% 每通道功耗： 34 mW （可低至约10 mW，根据驱动能力大小而定）驱动能力：驱动400欧电阻。输入动态范围：10.8pC 输出动态范围：1.1V 非线性度： <1% 事例率： 70K （堆积几率<3％）通道非一致性：<1.6% 噪声：等效输出均方根噪声 0.946mV，信噪比 28（仿真值） NED2010 与探测器联调结果实测输出波形蓝色

总结 • 完成了若干ASIC原型芯片的设计，取得了初步的研究成果 • 将继续通过国际合作，进一步缩短与国外ASIC研究的差距 • 但是，与国内探测器的需求还有差距 • 近期目标：2~3年内，建立基于ASIC前端电路的探测器读出电子学系统，实用化 • 合作单位：高能所、清华大学、近物所 NED2010

欢迎更多合作者参与！ NED2010

用于探测器信号读出的前端 ASIC