CAD: Computer Aided Design HDL: Hardware Description Language DA: Design Automation

1. نرم افزارهای کاربردیسرفصل:-تئوری -VHDL-عملی -Modelsim-Foundation (ISD) -Protelارزيابی:- حضور و غياب:30%- امتحان از مبحث تئوری:30%- پروژه:50%مرجع:VHDL, Analysis and modeling of digital systemsZainalabedin Navabi

2. CAD: Computer Aided Design HDL: Hardware Description Language DA: Design Automation VHSIC: Very High Speed Integrated Circuit VHDL: VHSIC Hardware Description Language

3. پروسه طراحی سيستمهای ديجيتال: 1- ايده طراحی 2- طراحی Behavioral عملکرد کلی مدار بدون وارد شدن به جزئيات 3- طراحی Data path مشخص کردن رجيسترها و باسها 4- طراحی Logic گيتها و فليپ فلاپها مشخص می شوند 5- طراحی Physical ترانزيستورها 6- توليد 7- تراشه يا بورد

4. Simulator: نرم افزاری برای تست کردن درستی عملکرد مدار ُSynthesizer: نرم افزاری برای توليد مدار بصورت اتوماتيک يک نرم افزار Simulator نياز به دو مورد زير دارد: - مدلی که قرار است شبيه سازی روی آن صورت گيرد. - Test Data(Stimuli)

5. Design Idea Simulation Tools Behavioral Simulator Behavioral Design Flow Graph, Pseudo Code, … Dataflow Simulator Data Path Design Bus & Register Structure Gate Level Simulator Logic Design Gate Wirelist, Netlist Device Simulator Physical Design Transistor list, Layout, … Final testing Manufacturing Product sample Chip or Board

6. دو نوع Simulation داريم: - Oblivious Simulation: در بازه های زمانی ثابت, خروجی های هر جزء مدار محاسبه می شود. - Event-driven Simulation: زمانی خروجی يک جزء مدار محاسبه می شود که حداقل يکی از ورودی های آن تغيير کند. ابزار سنتز يا Synthesis tool، ابزاری است که بصورت اتوماتيک يک توصيف طراحی را از يک فرم به فرم ديگر تبديل می کند.

7. Design Idea Behavioral Design Synthesis Tools Flow Graph, Pseudo Code, … 1 Data Path Design 4 Bus & Register Structure 6 2 Logic Design Gate Wirelist, Netlist 5 3 Physical Design Transistor list, Layout, … Manufacturing Chip or Board

8. 3 levels of abstraction: -behavioral level -dataflow level -structural level سطح behavioral, ساده ترين و خلاصه ترين سطح می باشد و عملکرد طرح را در يک شکل شبه نرم افزاری شرح می دهد و هيچ جزئياتی که مربوط به نحوه پياده سازی طراحی باشد را ارائه نمی کند. سطح dataflow, يک نحوه نشان دادن همزمان حرکت داده ها می باشد. سطح structural, شامل ليستی از اجزاء و اتصالات بين آنها می باشد.

9. زبان VHDL ENTITY component_name IS (input and output ports) END component_name; توصيف interface با کلمه ENTITY آغاز می شود و شامل پورتهای ورودی و خروجی componentتوصيف interface با کلمه ENTITY آغاز می شود و شامل پورتهای ورودی و خروجی component می باشد.

10. بدنه component با کلمه ARCHITECTURE شروع می شود و عملکرد component را مشخص می کند. اين عملکرد می تواند بصورت اتصالاتcomponent های ديگر باشد يا اينکه تابعی باشد که خروجی را به ورودی مربوطمی سازد. ARCHITECTURE identifier OF component_name IS declarations BEGIN . . . END identifier; برای هر Component با يک توصيف interface واحد می توان چندين مشخصه architectural داشت.

11. Top-Down Design: شکستن (Partiotioning) طرح به قسمتهای کوچکتر قابل اداره (Managable) آنقدر طرح را Partiotion می کنيم که هر قسمت به صورت بخشی (Part) از کتابخانه (library) موجود باشد يا با تغيير يک بخش موجود قابل پياده سازی شود يا اينکه نرم افزار سنتز کننده بتواند آن را تشخيص دهد و سخت افزار مورد نظر را توليد کند.

12. SUD SSC3 SSC4 SSC1 SSC2 Implementation Design SSC41 SSC42 SSC31 SSC3n SSC3n1 SSCn2 SSC311 SSC312 SUD: System Under Design SSC: System Sub Component سايه دار: پياده سازی شده با سخت افزار بدون سايه: مدلbehavioral

13. compare SUD SSC3 SSC4 SSC1 SSC2 compare SUD SSC3 SSC4 SSC1 SSC2 :Verification

14. SUD compare SSC3 SSC4 SSC1 SSC2 SSC41 SSC42 SSC31 SSC3n SSC3n1 SSCn2 SSC311 SSC312 :Verification