RAM

1. RAM RAM 쓰기 동작(write) RAM 읽기 동작(read) 1. 주소선을 통해 주소값 입력. 2. 저장할 데이터를 데이터선을 통해 입력. 3. 제어선을 통해 쓰기 신호 입력. 1. 주소선을 통해 주소값 입력. 2. 제어선을 통해 읽기 신호 입력.

2. 입력변수 Si : 선택신호 : 읽기/쓰기 제어신호 Ii : 입력 데이터( = 0 일 때에만 사용됨) r/w r/w r/w r/w 출력변수 Yi : 출력 데이터 ( = 1 일 때에만 의미 있음) 입 력 다음상태 출력 Si Q(t+1) Yi 0  Q(t) 0 1 0 I 0 1 1 Q(t) Q(t) 메모리 셀(소자) 설계 1.입출력 및 상태 변수 설정 상태변수 Q: 소자에 기억된 데이터 값 2.상태표 작성

3. 입 력 현재 상태 다음 상태 플립플롭 입 력 출력 r/w r/w Si Ii Q(t) Q(t+1) S R Yi 0 0 0 0 0 0  0 0 0 1 1  0 0 0 0 1 0 0 0  0 0 0 1 1 1  0 0 0 1 0 0 0 0 0  0 1 0 1 1  0 0 0 0 0 0  0 1 0 1 1 1 1 1  0 0 0 0 0 0 0 0  0 1 1 0 0 1 0 0 0 1 입 력 다음상태 출력 1 0 1 0 1 1 0 0 Si Q(t+1) Yi 1 0 1 1 1  0 0 1 1 0 0 0 0  0 0  Q(t) 0 1 1 0 1 1  0 1 1 0 I 0 1 1 1 0 0 0  0 1 1 1  0 1 1 1 1 Q(t) Q(t) 1 3.여기표 작성

4. IiQ IiQ IiQ 00 00 00 01 01 01 11 11 11 10 10 10 Si r/w Si r/w Si r/w 00 00 00     01 01 01     11 11 11  1  1   10 10 10  1  1 Si (r/w)Ii Si (r/w)Ii Sir/wQ 4. 논리식 S = R = Yi =

5. S = R = Yi = Si (r/w)Ii Si (r/w)Ii Sir/wQ 5. 회로도 6. 블럭도

6. 4×3 IC RAM

7. PLA(Program Logic Array) PLA블럭도

8. PLA를 이용한 회로 구현 예 진리표 논리식 간소화 F1 = F1 = ab + bc+ bc + ac ab + ac 공통항이 많은 것끼리 짝짓기 F2 = F2 = abc + bc+ abc + bc+ ac ac

9. ab bc term AND OR F1 = ab +bc+ac ac a b c F1 F2 abc NOT F2 = abc +bc+ac 프로그램 테이블 회로도 ab bc 1 0 x 1 x ac x 0 1 1 1 1 x 1 1 1 0 1 0 x 1 abc x 1