FM Example

1. · +6 : : · +6 · · · · · v4 v3 v0 v2 v1 · · · · · v1 v0 v4 v1 v0 v3 v0 1 v3 v3 v2 · · · · · · · · · · · · +4 : : : : · +1 · -1 · 0 : : · -1 · -6 : : · · · · · · · · · · · -6 v0 v1 v2 v3 v4 0 1 2 3 4 v0 v4 v3 v1 3 v2 2 FM Example A B v0 B v0 · v1 B v1 · v2 B v2 · v3 A v3 · v4 A v4 · EE 5301 - VLSI Design Automation I

2. · +6 : : · +6 · · · · · v3 v4 v2 v1 v0 · · · · · v4 v2 v0 v0 v1 v3 v0 v3 1 v3 v1 · · · · · · · · · · · · +4 : : : : · +1 · -1 · 0 : : · -1 · -6 : : · · · · · · · · · · · -6 v0 · v0 v1 v2 v3 v4 0 1 2 3 4 v0 v1 · v4 v3 v2 · v1 3 v3 · v2 v4 · 2 FM Example A B v0 B v1 B v2 B v3 A v4 A EE 5301 - VLSI Design Automation I

3. · +6 · · · · · · v3 v2 v0 v3 v4 v1 · · · · · · v1 1 v0 v3 v1 v3 v4 v0 v0 v2 v3 · · · · · · · · · · · : : · +1 · 0 · -1 : : · · · · · · · · · · · -6 v0 · v0 v1 v2 v3 v4 0 1 2 3 4 v0 v1 · v4 v3 v2 · v1 v3 · B v2 v4 · FM Example · +6 : : · +4 : : · -1 : : · -6 A B v0 B v1 B 3 v2 B v3 A 2 v4 A EE 5301 - VLSI Design Automation I

4. · +6 · · · · v4 v2 v1 v0 · · · · v2 v3 1 v3 v0 v3 v4 v1 v1 v0 v0 · · · · · · · · · · · : : · +1 · 0 · -1 : : · · · · · · -6 v0 · 0 1 2 3 4 v0 v1 · v4 v3 v2 · v1 v3 · v2 v4 · FM Example · +6 : : : : · -1 : : · -6 · · · · · A B v0 v1 v2 v3 v4 v0 B v1 B 3 v2 B v3 B 2 v4 A EE 5301 - VLSI Design Automation I

5. · +6 · · · · v4 v2 v1 v0 · · · · v2 v3 1 v3 v0 v3 v4 v1 v1 v0 v0 · · · · · · · · · · · : : · +1 · 0 · -1 : : · · · · · · -6 v0 · 0 1 2 3 4 v0 v1 · v4 v3 v2 · v1 v3 · v2 v4 · FM Example · +6 : : : : · -1 : : · -6 · · · · · A B v0 v1 v2 v3 v4 v0 B v1 B 3 v2 B v3 B 2 v4 A EE 5301 - VLSI Design Automation I

6. · · · · v1 v4 v0 v2 · · · · v3 v2 v3 1 v0 v3 v4 v0 v1 v0 v1 · · · · · · · · · · · · +1 · · · · · v0 · 0 1 2 3 4 v0 v1 · v4 v3 v2 · v1 v3 · v2 v4 · FM Example · · +6 +6 : : : : · +1 : · : 0 · · -1 -1 : : : : · · -6 -6 · · · · · A B v0 v1 v2 v3 v4 v0 B v1 B 3 v2 B v3 B 2 v4 A EE 5301 - VLSI Design Automation I

7. · · · · v1 v0 v2 v4 · · · · v0 v1 v4 v1 v3 1 v0 v2 v3 v3 v0 · · · · · · · · · · · · · · · · v0 · 0 1 2 3 4 v0 v1 · v4 v3 v2 · v1 v3 · v2 v4 · FM Example · · +6 +6 : : : : · · +1 +1 : · : 0 · · -1 -1 : : : : · · -6 -6 · · · · · A B v0 v1 v2 v3 v4 v0 B v1 B 3 v2 B v3 B 2 v4 A EE 5301 - VLSI Design Automation I

8. · · · · v0 v4 v2 v1 · · · · 1 v3 v0 v2 v3 v3 v1 v1 v0 v0 v4 · · · · · · · · · · · · · · · · v0 · 0 1 2 3 4 v0 v1 · v4 v3 v2 · v1 v3 · v2 v4 · FM Example · · +6 +6 : : : : · · +1 +1 : · : 0 · · -1 -1 : : : : · · -6 -3 · · · · · : : · -6 A B v0 v1 v2 v3 v4 v0 B v1 B 3 v2 B v3 B 2 v4 A EE 5301 - VLSI Design Automation I

9. · · · · · · v2 v0 v1 v1 v1 v4 · · · · · · v0 v0 v3 v2 v1 v0 v4 v1 v3 1 v3 · · · · · · · · · · · · · · · · v0 · 0 1 2 3 4 v0 v1 · v4 v3 v2 · v1 v3 · v2 v4 · FM Example · · +6 +6 : : : : · · +1 +1 : · : 0 · · -1 -1 : : : : · · -6 -3 · · · · · : : · -6 A B v0 v1 v2 v3 v4 v0 B v1 B 3 v2 B v3 B 2 v4 A EE 5301 - VLSI Design Automation I

10. · · · · v1 v4 v0 v2 · · · · v3 v4 1 v3 v2 v1 v0 v3 v0 v1 v0 · · · · · · · · · · · · · · · · v0 · 0 1 2 3 4 v0 v1 · v4 v3 v2 · v1 v3 · v2 v4 · FM Example · · +6 +6 : : : : · · +1 +1 : · : 0 · · -1 -1 : : : : · · -6 -3 · · · · · : : · -6 A B v0 v1 v2 v3 v4 v0 B v1 B 3 v2 B v3 B 2 v4 A EE 5301 - VLSI Design Automation I